



ELF 2

ARM Cortex-A76 + ARM Cortex-A55

Embedded Learning Fans Board

Instruction Manual

Rev. 1.0

2024/11/09

前言

ELF 2 致力于快速提升学习者和工程师的嵌入式开发能力，令学习者综合全面的进阶提升多种解决项目难点的实战能力。成为一位优秀的硬件工程师需要掌握多种能力，大致包括原理设计、PCB 设计和问题排查等等。为了轻松应对项目，需要掌握多种专业技能，例如电路的分析方法、各种器件的基础原理、模拟电子技术、数字电子技术以及微处理器的应用，并且还需要掌握并熟练运用至少一种电路设计工具。

首先，掌握电路的基本分析方法非常重要。例如，《电路分析》这本书阐述了基尔霍夫电流定律和基尔霍夫电压定律，这些定律是我们分析电路的基本方法，也是解决电路问题的专业基础。只有对电路回路进行清晰的分析，才能轻而易举的解决问题。此外，我们还需要掌握等效电路知识，如戴维南定理和诺顿定理等，这些是将复杂问题简化的有效手段。

其次，掌握各种器件的基础知识也至关重要。无论是模拟电子技术、数字电子技术还是电力电子学，在学习的开篇都会介绍各种器件。随着硬件开发经验的积累，我们会发现硬件设计实质上是根据不同需求和条件选择合适的器件，需要理解和熟练运用各种器件的原理。对于初学者来说，最开始熟练运用器件知识和原理可能有些困难，但随着经验和接触到不同电路原理的增多，各种器件的特性和原理便会熟记于心。

此外，掌握模拟电子技术也是硬件设计的基础。从了解最基本的元件开始，如电阻、电容、电感、二极管、三极管和 MOS 管等常用元件，认识并了解它们的特性。然后需要熟悉一些基本的模拟电路设计方法，如简单的放大电路、加减法电路和三极管开关电路等。尤其要熟练应用基础的电阻串联并联、分压分流和功率计算等内容。

同样的，掌握数字电子线路知识也是硬件工程师的基础要求。相比模拟电子技术，数字电子技术更容易理解。我们需要了解一些常用的门电路、触发器和时序相关的知识。

作为硬件工程师，在掌握基础的硬件知识之后，还需要了解我们所使用的处理器内部的工作原理、功能以及对应的使用方法和处理器的外围电路等。ELF 2 学习板采用 RK3588 芯片，拥有高性能的处理能力和丰富的接口资源，为学习者或者工程师的进阶学习保驾护航。RK3588 是一款采用 ARM 架构的通用型 SoC，集成了四核 Cortex-A76 和四核 Cortex-A55 CPU 的典型大小核架构，GPU 搭载了 Mali-G610 MP4 GPU，能流畅运行复杂的图形处理，内置 6TOPS 超强算力 NPU，为 AI 应用助力赋能。

最后，要掌握一种电路设计工具。熟练使用电路设计工具可以极大提高效率。如今，电子产品内部已经普遍采用各类 PCB 板取代了过去的搭棚式设计。与过去相比，现在的 PCB 板在性能、稳定性和外观效果方面都更出色。因此，对于硬件工程师来说，掌握一种电路设计工具并具备设计硬件原理和 PCB 的能力是不可或缺的。通过使用工具进行原理图绘制和 PCB 设计，我们可以增强对电路的理解。在绘制原理图和面对实际电路时，不可避免地会遇到各种问题。我们通过不断查阅资料解决问题，提升自己的实践能力，并丰富自己的硬件经验。

本手册将根据上述内容结合硬件工程师的发展路线，为大家讲解硬件知识。

目 录

前言	- 2 -
目 录	- 1 -
第一章 最小系统篇	- 4 -
1.1 最小系统原理解读	- 4 -
1.2 核心板	- 6 -
1.3 电源	- 8 -
1.4 启动方式	- 11 -
1.4.1 复位及其他按键	- 11 -
1.4.2 Boot 配置	- 11 -
1.5 软件系统烧写方式	- 13 -
1.5.1 OTG 烧写系统	- 13 -
1.5.2 TF 卡烧写系统	- 18 -
1.6 Debug 电路	- 21 -
第二章 CPU 原生外设篇	- 24 -
2.1 核心板 pinmux 的配置	- 24 -
2.2 TF 卡	- 25 -
2.2.1 接口介绍	- 25 -
2.2.2 TF 卡接口设计指南	- 26 -
2.2.3 TF 卡接口 PCB 设计指南	- 26 -
2.3 网口	- 27 -
2.3.1 SMI 总线	- 27 -
2.3.2 RGMII 接口	- 27 -
2.3.3 网络变压器	- 28 -
2.3.4 PHY 芯片电路原理说明	- 28 -
2.3.5 网口 PCB 设计指南	- 30 -
2.3.6 网口问题排查思路	- 31 -
2.4 视频接口 (MIPI CSI&MIPI DSI&HDMI&DP)	- 31 -
2.4.1 视频输入接口	- 31 -
2.4.2 视频输出接口	- 34 -
2.5 音频接口	- 41 -
2.5.1 音频接口介绍	- 41 -
2.5.2 音频接口设计指南	- 44 -
2.5.3 音频接口 PCB 设计指南	- 44 -
2.5.4 音频接口问题排查思路	- 44 -
2.6 串口	- 45 -
2.6.1 TTL	- 46 -
2.6.2 RS232	- 46 -
2.6.3 RS485	- 46 -
2.6.4 UART 接口设计指南	- 46 -

2.6.5 UART 接口 PCB 设计指南	47
2.6.6 UART 接口排查思路	47
2.7 IIC 接口	47
2.7.1 IIC 接口介绍	47
2.7.2 IIC 接口设计指南	49
2.7.3 IIC 接口 PCB 设计指南	49
2.7.4 IIC 接口排查思路	50
2.8 SPI 接口	50
2.8.1 SPI 接口介绍	50
2.8.2 SPI 接口设计指南	52
2.8.3 SPI 接口排查思路	52
2.9 ADC	52
2.10 PWM	52
2.11 GPIO	53
2.12 USB 接口	53
2.12.1 USB 握手协议	53
2.12.2 ELF 2 USB 接口介绍	55
2.12.3 Type-C 正反插识别介绍	58
2.13 RTC	59
2.14 WIFI&BT M.2 E-Key 接口	60
2.15 PCIE 2.0 电路	61
2.16 排针连接器	63
2.16.1 40Pin 排针连接器	63
2.16.2 20Pin 排针连接器	63
2.17 Level translator	63
2.18 PCB 设计	64
第三章 RK3588 简介	66
第四章 ELF 2 核心板介绍	68
4.1 ELF 2 核心板外观图	68
4.2 ELF 2 核心板尺寸图	68
4.3 性能参数	70
4.3.1 系统主频	70
4.3.2 供电参数	70
4.3.3 工作环境	70
4.3.4 核心板接口速度	70
4.3.5 ESD 特性	71
4.4 核心板接口资源	71
4.5.1 ELF 2 核心板引脚原理图	72
4.5.2 FET3588-C 核心板引脚功能说明	75
第五章 ELF 2 嵌入式开发平台介绍	91
5.1 ELF 2 开发板接口图	91

5.2 ELF 2 开发板尺寸图	- 92 -
5.3 底板资源	- 92 -
附录一 连接器尺寸图	- 94 -
附录二 ELF 2 开发板整机功耗表	- 96 -
声明	- 97 -
更多帮助	- 98 -

第一章 最小系统篇

在了解嵌入式系统之前，我们需要先了解其硬件组成部分。嵌入式系统广泛应用于工业、医疗、轨道交通等各行各业，基本构成包括嵌入式最小系统、各种传感器、各种通讯总线以及末端的执行机构。首先，让我们从简单而重要的最小系统开始。


1.1 最小系统原理解读

最小系统顾名思义就是某个控制器能够正常工作的最简电路，如下图 1.1 所示，最小系统主要包括：核心板、电源、启动项，为方便烧写和调试板卡我们还加入了 USB OTG 电路以及 Debug 调试口。在本章我们先对最小系统的各部分内容进行分析理解，主要内容包括对基本电源架构和关键器件的认识以及电压变换电路、时序控制等电路的分析理解。启动方式的选择以及烧写镜像方式的分析。







ELF 2 开发板硬件教程




12V PD PWR IN




3V3 => 1V8




KEY



12V => 5V



DEBUG



5V => 3V3






图1.1 最小系统原理



1.2 核心板

ELF 2 采用搭载了 RK3588 的 FET3588-C 核心板，通过 4 个 100Pin 的贴装连接器 P1、P2、P3、P4 插入安装在 ELF 2 底板上。ELF 2 采用核心板和底板可拆卸的“组合安装”的方式，明确的分割了核心板电路和底板电路的界限，更加便于学习者掌握各种接口。

核心板是整个系统的核心控制板，由四大核心部分和其他辅助电路组成。四大核心部分就是电源模块（供电）、CPU（中央处理器）、EMMC（存储设备）、DDR（内存）。其他辅助电路包括启动项控制、LED 灯控制等功能。

核心板是数据处理的“主力军”，大量数据的运算和外围接口的控制均在核心板内完成。下图为核心板连接器的原理图部分。





www.elfboard.com

通过 PMOS、误差放大器、电压基准源、保护电路等结构组成实现线性稳压功能。LDO 的特点为效率低，但纹波小成本低。

DC-DC 是直流-直流电压变换器，用于电源电路中的电压变换。DC-DC 转换器的工作原理是通过开关管的开关动作，周期性地输入电能传输到能量存储元件中，然后再从能量存储元件中释放输出电能。通过调整开关管的导通和截止时间，可以控制直流电能在能量存储元件中的流动和输出电压的大小。在嵌入式领域 DC-DC 通常包括 BUCK（降压），BOOST（升压），BUCK-BOOST（升降压）三种架构。DC-DC 的优点是效率高，电压范围宽，可以做到较大跨度的电压变换。但是 DC-DC 的输出纹波较大而且成本较高。

ELF 2 中使用到的 DC-DC 芯片 MP8765GQ 的作用是将 12V 电源降压到 5V，在 MP8765GQ 芯片的输入引脚 VIN 输入 12V 电压，经过内部电路降压后在引脚 OUT 输出 5V 的电压，其中，R22 和 R24 作为反馈电阻将输出的电平经过分压后输入到 FB 引脚，FB 引脚为误差放大器的输入，连接到输出和 GND 之间的外部电阻分压器，将 FB 电压与内部 0.6V 基准电压进行反复比较，以此来调整输出电压，直到输出电平为 5V，因此，反馈电阻的取值极为重要，反馈电阻有误差会导致 DC-DC 芯片输出电平有误，可能会对后级电路造成损坏。

在设计电源电路时除了要考虑电源的供电电压、输出电流等参数外还要注意电源的上电时序，在某些应用场景需要对电源做时序控制。例如我们的最小系统板在上电时需要先让核心板上电再给底板上电，这样做是为了防止发生闩锁效应。（闩锁效应是指 CMOS 器件所固有的寄生双极晶体管被触发导通，在电源和地之间存在一个低阻通路，产生大电流，导致电路无法正常工作，甚至烧毁电路的现象）在不控制上电时序的情况下，如果核心板的电源还未完全启动但底板的电源已经启动，有电流从底板往核心板的 IO 口灌入时，比较容易发生闩锁效应。所以为了避免这种情况需要做好核心板先上电底板后上电的电源时序。具体控制电路见下图 1.3。

12V PD PWR IN




图 1.3 12V PD 电源输入原理图

开发板使用 12V 电源适配器供电，底板采用 PD 快充诱骗 12V 方案，Type-C 接口供电。同时为了方便使用也兼容市面上一些 PD 快充充电器，请确认供电参数无误再使用。开发板优先使用配套电源适配器！

VCC12V_DCIN 通过 U3 (DC-DC) 降压至 VCC_5V, VCC_5V 给底板其他外设供电。

核心板通过 12V 供电正常启动后, CARRIER_EN 引脚和 RESET_L 引脚需要同时保持高电平, 控制 U3 使能输出 VCC_5V 电源为开发板的部分外设供电。RESET_L 引脚与 CARRIE_EN 通过三极管 Q1 和 Q2 构成“与”逻辑, 只有二者均为高电平, VCC_5V 电源才会正常使能输出。

如果按下复位按键, RESET_L 信号会被拉低, 致使 VCC_5V 电源消失, 底板外设整板掉电。

12V => 5V




图 1.4 12V-5V 电压转换原理图

VCC_5V 通过 U4 (DC-DC) 降压至 VCC_3V3。VCC_3V3 电源为开发板的部分设备供电。

5V => 3V3




图 1.5 5V-3V3 电压转换原理图

VCC_3V3 通过 U1 (LDO) 降压至 VCC_1V8。VCC_1V8 电源为开发板的部分设备供电。

3V3 => 1V8




图 1.6 3V3-1V8 电压转换原理图

⚠注意:

- 1.客户自行设计时，务必保证电源的上电时序。
 - 2.升降压芯片的器件选型及外部布局需要参考对应的芯片手册，确保良好的电源回路。
- 注：下图中元件位号有“_DNP”标识的，代表此元器件默认不焊接。
- 本手册原理图仅是为了方便阅读和了解，后续可能会有更改，用户学习和设计时以源文件原理图为准。

1.4 启动方式

1.4.1 复位及其他按键

RESET_L 为核心板复位信号输入，为方便调试，连接到按键上。




图 1.7 复位按键原理图

1.4.2 Boot 配置

RK3588 支持多种启动引导方式，在芯片复位结束后，芯片内部集成的引导代码可以在如下接口设备进行引导，具体引导顺序可根据实际应用需求进行选择：

Serial Flash(FSPI)

eMMC

SDMMC Card

如果上述设备中没有引导代码，可以通过 USB2.0 OTG0 接口 TYPEC0_OTG_DM / TYPEC0_OTG_DP 信号将系统代码下载到这些设备中。

引导顺序选择：

RK3588 的 Boot 启动顺序可以通过 SARADC_VIN0_BOOT (PIN: P1_28) 进行设置，从不同接口对应的外设启动，如下表所示硬件通过配置不同的上下拉电阻值，设计 LEVEL1-LEVEL7 七种模式的外设引导顺序，可根据实际应用需求进行对应配置。ELF 2 默认只支持 LEVEL1 和 LEVEL7 两种模式。

表 1.1 Boot 启动顺序配置表

Item	Rup	Rdown	ADC	VOL	BOOT MODE
LEVEL1	DNP	1K	0	0V	USB (Maskrom mode)
LEVEL2	10K	2K	682	0.3V	SD Card-USB
LEVEL3	10K	5.1K	1365	0.6V	EMMC-USB
LEVEL4	10K	10K	2047	0.9V	FSPI M0-USB
LEVEL5	10K	20K	2730	1.2V	FSPI M1-USB
LEVEL6	10K	50K	3412	1.5V	FSPI M2-USB
LEVEL7	10K	DNP	4095	1.8V	FSPI M2-FSPI M1-FSPI M0-EMMC-SD Card-USB

核心板上 SARADC_VIN0_BOOT 引脚通过 10K 上拉到 1.8V，通过上拉电阻默认配置为 LEVEL7 模式，开发板默认配置从 eMMC 启动。如果将 ELF 2 的 SARADC_VIN0_BOOT 引脚通过轻触按键短接至 GND 就会进入 LEVEL1 配置的 Maskrom 模式。Maskrom 模式用于为新的开发板（板子初始状态）烧录固件时使用，也可以用于对已经清除过固件的开发板重新烧录时使用。




图 1.8 BOOT 按键原理图

SARADC_VIN1_RECOVERY 引脚通过按键控制，核心板将其用 10K 电阻上拉至 1.8V 电源。若系统启动时 Recovery 模式按键正处于按下状态，即 SARADC_VIN1_RECOVERY 信号对地短路（0V），则 RK3588 进入 Load 烧写模式，当 PC 识别到 USB 设备时，松开按键使 RECOVERY 恢复为高电平（1.8V），即可进行固件烧写。SARADC_VIN1_RECOVERY 按键的电路如下图：




图 1.9 RECOVERY 按键原理图

烧录固件的两种方式，分别是在 Loader 模式下进行固件的烧录，另一种则是在 MaskRom 模式下进行固件的烧录；两种模式的具体区别如下：

Loader 模式：用于烧录过固件的开发板，系统将进入 loader 模式更新固件时使用。

MaskRom 模式：用于未烧录过固件或固件损坏的开发板，系统将进入 MaskRom 模式烧录固件。

⚠注意：用于按键采集时，靠近按键需做 ESD 防护，而且键值为 0 的按键可以串接 100Ω电阻加强抗静电浪涌能力（如果只有一个按键时，ESD 必须靠近按键，先经过 ESD→100Ω电阻→1nF→芯片管脚）。

1.5 软件系统烧写方式

ELF 2 开发板目前支持 OTG 和 TF 卡两种烧写方式。在用户资料中提供了相应的烧写工具，用户可选择任意一种方式进行镜像烧写。

1.5.1 OTG 烧写系统

1. OTG 驱动安装


📁 路径：[ELF 2 开发板资料包\06-常用工具\06-3 烧写工具\OTG 烧写\DriverAssitant_v5.13.zip](#)

将上述路径文件解压到任意目录，以管理员权限运行。

打开 DriverInstall.exe 程序。



点击“驱动安装”。




2. OTG 烧写测试

1) RKDevTool 烧写测试

📁 路径：[ELF 2 开发板资料包\06-常用工具\06-3 烧写工具\OTG 烧写\RKDevTool_Release_v3.31.zip](#)

这是瑞芯微提供的一款开发工具，使用前将其解压到全英文路径下，用 Type-C 线连接开发板 USB-DP 口和主机。打开瑞芯微开发工具，开发板上电，按住开发板的 RECOVERY 键不要松开，然后按一下 RST 键系统复位，大约两秒后松开 RECOVERY 键，瑞芯微开发工具上将提示发现 LOADER 设备。



⚠注意：识别设备的操作是开发板上电时 **RECOVERY** 按键是按下的状态。

⚠注意：理论上瑞芯微开发工具解压目录随意，但用户反馈瑞芯微开发工具解压目录需为全英文，若打开开发工具后与下图不一致，请考虑解压其在全英文目录下。



点击“高级功能”选项，点击“擦除所有”，等待擦除完成。点击“升级固件”选项，点击“固件”按钮选择完整的升级镜像 **update.img**。程序将对固件进行解析，因此需要等待一会。



点击“升级”按钮进行固件更新，等待更新完成。



2) MASKROM 模式介绍

如果 loader 损坏无法进入 LOADER 模式时，可以按住 BOOT 键然后按 RST 键进入 MASKROM 模式进行烧写。



此时系统将提示发现一个 MASKROM 设备，点击“升级固件”选项，点击“固件”按钮选择完整的升级镜像 update.img，点击“升级”按钮进行固件更新，等待更新完成。


3) FactoryTool 烧写测试

📁 路径: [ELF 2 开发板资料包\06-常用工具\06-3 烧写工具\OTG 烧写\FactoryTool v1.91.zip](#)

FactoryTool 是工厂批量 OTG 烧写时使用到的工具，其不需要读取镜像，可以批量烧写，另外其可烧写某些较大的镜像文件，若 RKDevTool 兼容性不满足时，亦可尝试该方式，使用前将其解压到全英文路径下，用 Type-C 线连接开发板 USB-DP 接口和主机，按住开发板的 RECOVERY 键不要松开，然后按一下 RST 键系统复位，大约两秒后松开 RECOVERY 键。瑞芯微开发工具上将提示发现 Loader 设备。

⚠️注意：识别设备的操作是开发板上电时 RECOVERY 按键是按下的状态。

⚠️注意：理论上解压目录随意，但有用户反馈瑞芯微开发工具解压目录需为全英文，若打开开发工具后与下图不一致，请考虑解压其在全英文目录下。





点击固件按钮，选择要更新的固件，固件的路径请根据实际存放位置进行调整。



点击启动按钮将自动开始烧写。





烧写 TF 卡制作与烧写测试。

将 [ELF 2 开发板资料包\06-常用工具\06-3 烧写工具\TF 卡烧写\SDDiskTool v1.78.zip](#) 拷贝到

windows 任意目录。以管理员权限运行 SD_Firmware_Tool.exe。

第一步: 选择可移动磁盘设备

第二步: 选择功能模式

第三步: 选择升级固件

第四步: 选择Demo数据(可选)

开始创建

恢复磁盘

将 U 盘插入电脑 USB 接口，选择磁盘设备，勾选固件升级，选择升级固件 `update.img`，点击开始创建。

第一步: 选择可移动磁盘设备

Generic MassStorageClass USB Device 14.8G

第二步: 选择功能模式

☒ 固件升级 ☐ PCBA测试 ☐ SD启动


第三步: 选择升级固件

D:\update.img

第四步: 选择Demo数据(可选)

开始创建

恢复磁盘



将 TF 卡插入开发板并启动，系统将自动进入烧写流程。烧写完成后屏幕和串口都将提示：

Please remove SD CARD!!!, wait for reboot.

此时，拔出 TF 卡，系统自动重新启动(请勿直接断电)。

批量生产时，可以根据核心板的心跳灯来判断烧写是否完成，烧写过程中的心跳灯变化如下：

- 1.内核启动阶段：心跳灯模式，规律的间歇性闪烁。
- 2.烧写准备阶段：EMMC 指示灯，熄灭。
- 3.烧写进行阶段：EMMC 指示灯，常亮。
- 4.烧写完成阶段：心跳灯模式，规律的间歇性闪烁。

烧写完成状态串口信息：

```
COM69 - PuTTY
[ 12.962358] read strings
[ 13.150338] android_work: did not send uevent (0 0 0000000000000000)
[ 13.835069] Freeing_drm_logo memory: 1024K
[ 13.873032] rk_hdmirx fdee0000.hdmirx-controller: hdmirx_cancel_cpu_limit_fre
q freq qos nod add
[ 14.028395] Alternate GPT is invalid, using primary GPT.
[ 14.028442] mmcblk0: p1 p2 p3 p4 p5 p6 p7 p8
[ 14.108239] rk-pcie fel70000.pcie: PCIe Link Fail, LTSSM is 0x3, hw_retries=0
[ 16.441559] rk_pcie_establish_link: 132 callbacks suppressed
[ 16.441565] rk-pcie fel70000.pcie: PCIe Linking... LTSSM is 0x3
[ 16.468233] rk-pcie fel70000.pcie: PCIe Linking... LTSSM is 0x3
[ 16.494889] rk-pcie fel70000.pcie: PCIe Linking... LTSSM is 0x3
[ 16.521556] rk-pcie fel70000.pcie: PCIe Linking... LTSSM is 0x3
[ 16.548221] rk-pcie fel70000.pcie: PCIe Linking... LTSSM is 0x3
[ 16.574888] rk-pcie fel70000.pcie: PCIe Linking... LTSSM is 0x3
[ 16.601555] rk-pcie fel70000.pcie: PCIe Linking... LTSSM is 0x3
[ 16.628222] rk-pcie fel70000.pcie: PCIe Linking... LTSSM is 0x3
[ 16.654891] rk-pcie fel70000.pcie: PCIe Linking... LTSSM is 0x3
[ 16.681555] rk-pcie fel70000.pcie: PCIe Linking... LTSSM is 0x3
[ 17.988311] rk-pcie fel70000.pcie: PCIe Link Fail, LTSSM is 0x3, hw_retries=1
[ 19.008318] rk-pcie fel70000.pcie: failed to initialize host
[ 65.656422] Alternate GPT is invalid, using primary GPT.
[ 65.656446] mmcblk0: p1 p2 p3 p4 p5 p6 p7 p8
LOG_INFO:
Please remove SD CARD!!!, wait for reboot.
```

若移除 TF 未自动重启，手动重启也可完成烧写。烧写过程中请耐心等待。

1.6 Debug 电路

ELF 2 的调试串口选择 UART0--UART2--TX_DEBUG (P2_7) /UART0--UART2--RX_DEBUG (P2_9)。

核心板引出的调试口为 TTL 电平的串口，关于什么是 TTL 电平在下文会有介绍。我们调试板子时需要将板子和电脑连接，电脑连接外设比较常用的接口就是大家熟知的 USB 接口，但是串口无法和 USB 直接连接所以我们需要对协议进行转换。

ELF 2 开发板为方便用户调试，使用 UART 转 USB 芯片将 UART Debug 信号转成 USB 信号，通过 Type-C 连接器引出，用户使用一根 USB Type-A 转 UAB Type-C 的数据线将 ELF 2 的 P10 与 PC 机连接，电脑安装 CP2102 驱动即可。原理图如下：




图 1.10 Debug 电路原理图

首先我们先了解一下什么是调试串口，调试串口是在产品的开发阶段用于监控和调试嵌入式系统的人机交互接口，通常将 TTL 电平从核心板引出到底板，在底板再通过电平转换电路转成适用于 USB/RS232/RS485 接口的电平，例如上文提到的将 TTL 转成 USB 连接电脑。那什么是 TTL 电平、RS232 电平、RS485 电平呢？

TTL 电平（Transistor-Transistor Logic）是晶体管-晶体管逻辑电平的简称，电平标准为：

输入逻辑 1：2.0V 以上；

输入逻辑 0：0.8V 以下；

输出逻辑 1：2.4V 以上；

输出逻辑 0：0.4V 以下；

前一级输出至次一级输入电压准位间，可以容忍的噪声边际电压是 0.4V。

RS232 总线同样是单端、异步、串行通讯总线，但 RS232 电平与 TTL 电平相比电平标准差别较大。其电平标准为：

输出逻辑 1：-15V ~ -5V；

输出逻辑 0：+5V ~ +15V；

接收逻辑 1：-3V ~ -15V；

接收逻辑 0：+3V ~ +15V；

具有 2V 的噪声冗余度。

RS485 总线和 RS232 不同，RS485 总线是异步半双工 通过差分双绞线传输数据抗干扰能力更强，电平标准为：

输出 A、B 之间的电压差：1：+2~+6V，0：-2~-6V

输入 A、B 之间的电压差：1：>+200m V，0：<-200m V

以上为 TTL、RS232 和 RS485 总线特点的简单介绍。

⚠注意：Q5、Q6 是两个 NMOS 管，其作用是防止核心板未上电时，电脑端的电流通过数据线回流到开发板中，导致开发板异常，甚至造成损坏。

第二章 CPU 原生外设篇

2.1 核心板 pinmux 的配置

随着电子行业的发展，对板卡功能的需求越来越多样化，如果每个功能都需要一个单独的引脚，会导致 CPU 的引脚数无限增加，但实际上 CPU 的管脚数量有限，所以引脚复用技术应运而生。引脚复用技术即将多个功能复用到同一个引脚上，通过改动设备树等软件内容实现不同功能的配置，这样就做到了在节约引脚资源的同时也实现了多种功能的灵活配置。

Pinmux 是 Pin Multiplexing 的缩写，即引脚复用，CPU 的管脚可以通过复用调整其引脚功能，例如：GPIO 引脚可以通过软件复用为 UART、I2C、I2S、SPI、以及 RGMII 等功能。用户资料里会有核心板全功能引脚的方案表，表中提供了几种常用的方案。表中每一列代表一种方案，每一行列出了某一引脚的复用功能。列之间可以自由组合出不同的方案，每一行只能选择一种功能。下面，以图 2.1 为例，进一步说明表格的使用方法。

连接器引脚号	CPU球号	FET3588-C核心板引脚功能	ELF 2开发板引脚功能	ELF 2开发板引脚功能描述
P1				
P1_1	-	GND	GND	GND
P1_3	AD1	SDMMC_D1	SDMMC0_D1	SD/MMC接口数据信号1
P1_5	AD2	SDMMC_D0	SDMMC0_D0	SD/MMC接口数据信号0
P1_7	AE1	SDMMC_CLK/MCU_JTAG_TMS_M0	SDMMC0_CLK	SD/MMC接口时钟信号
P1_9	AE2	SDMMC_CMD/MCU_JTAG_TCK_M0	SDMMC0_CMD	SD/MMC接口命令信号
P1_11	AF1	SDMMC_D3/JTAG_TMS_M0	SDMMC0_D3	SD/MMC接口数据信号3
P1_13	AF2	SDMMC_D2/JTAG_TCK_M0	SDMMC0_D2	SD/MMC接口数据信号2

连接器引脚号	Alt1	Alt2	Alt3	Alt4	Alt5	Alt6
P1_1						
P1_3	SDMMC_D1	UART2_RX_M1	JTAG_TMS_M1	PDM1_SDI2_M0	I2C3_SDA_M4	PWM9_M1
P1_5	SDMMC_D0	UART2_TX_M1	JTAG_TCK_M1	PDM1_SDI3_M0	I2C3_SCL_M4	PWM8_M1
P1_7	SDMMC_CLK	UART5_TX_M0	MCU_JTAG_TMS_M0	PDM1_CLK0_M0	CAN0_RX_M1	TEST_CLKOUT_M0
P1_9	SDMMC_CMD	UART5_RX_M0	MCU_JTAG_TCK_M0	PDM1_CLK1_M0	CAN0_TX_M1	PWM7_JR_M1
P1_11	SDMMC_D3	UART5_RTSN_M0	JTAG_TMS_M0	PDM1_SDI0_M0	I2C8_SDA_M0	PWM10_M1
P1_13	SDMMC_D2	UART5_CTSN_M0	JTAG_TCK_M0	PDM1_SDI1_M0	I2C8_SCL_M0	

图2.1 核心板pinmux配置图

如上图所示，第一列为核心板连接器引脚号，第二列为 CPU 球号，第三列为 3588 核心板引脚功能，第四列为 ELF 2 开发板引脚功能，第五列为 ELF 2 开发板引脚描述，第六列开始（Alt1-Alt6）为功能配置方案。

连接器引脚号	CPU球号	FET3588-C核心板引脚功能	ELF 2开发板引脚功能	ELF 2开发板引脚功能描述	Alt1	Alt2
P2_3	R30	GPIO0_C4	PWM0--PWM2	20Pin连接器使用	PWM2_M0	I2C4_SDA_M2
P2_5	P30	GPIO0_C5	PWM1--PWM4	20Pin连接器使用	GPU_AVS	I2C4_SCL_M2
P2_7	P29	GPIO0_B5	UART0--UART2--TX_DEBUG	DEBUG串口发送引脚	JTAG_TCK_M2	I2C1_SCL_M0
P2_9	R29	GPIO0_B6	UART0--UART2--RX_DEBUG	DEBUG串口发送引脚	JTAG_TMS_M2	I2C1_SDA_M0
P2_11	T28	GPIO0_B7	I2C2--I2C2--SCL	I2C2时钟	PWM0_M0	I2C2_SCL_M0

图2.2 核心板pinmux配置图

举个例子，据上图 2.2 所示，以 ELF 2 核心板连接器引脚 P2_3 和 P2_5 为例：俩引脚默认功能分别为 PWM2 和 PWM4。在复用中我们可以将引脚 P2_3 功能更改为 I2C4_SDA_M2（即 Alt2 列），然后再将 P2_5 引脚复用为 I2C4_SCL_M2（即 Alt2 列），这样就可以多出一组 I2C 的信号功能，但同时 PWM2 和 PWM4 信号也就没有了，用户可以根据自己的实际情况，参考本表格来配置不同的功能方案。

2.2 TF 卡

TF 卡，又称 microSD 卡，在下文统称为 TF 卡。尺寸：15mm 宽*11mm 长*1mm 厚，其引脚定义如图 2.2。

SD 列为 SD 卡模式的 SDIO 接口定义，SPI 列为 SPI 模式的 SPI 接口对应的引脚。在 ELF 2 上我们使用的是 SD 模式。SD 模式和 SPI 模式相比速度要比 SPI 模式快。在嵌入式领域通常都使用 SD 模式，SPI 模式一般用在一些对读卡速度要求不高的场合例如 MP3。

表 2.1 接口定义表

Pin	SD	SPI
1	DAT2	X
2	CD/DAT3	CS
3	CMD	DI
4	VDD	VDD
5	CLK	SCLK
6	VSS	VSS
7	DAT0	DO
8	DAT1	X



图2.3 TF卡引脚定义

2.2.1 接口介绍

ELF 2 底板 P11 为 TF Card 连接器使用 SDMMC0 接口，可以支持系统启动与烧写。SDMMC0 是 4 线的数据总线宽度(SDMMC0 [D0:D3])，支持 SDR104 模式，最高速率支持 150MHz。

当插入 TF 卡时：如果只要支持 SD2.0 模式，TF 卡供电电源为 3.3V。如果要支持 SD3.0 模式兼容 SD2.0 模式，核心板默认供 3.3V 电源，待和 TF 卡协商跑 SD3.0 模式后，核心板供电电压自动切换成 1.8V 供电。

当开发板上电时，上拉电阻 R36 默认开启 TF 卡供电，启动之后 TF 卡的供电由 GPIO0_B6--GPIO3_C7 拉高电平控制供电。

主板上的这个 TF 卡槽有插拔检测引脚 SDMMC0_DET_L，当插入卡之后，SDMMC0_DET_L 为低时，主控会检测到卡插入，来执行识别卡的动作。底板原理图如图 2.4。




图2.4 TF卡原理图

⚠注意：TF卡供电电源需要受控，参考底板电路。

主要引脚和功能描述如下：

CLK：时钟信号，控制器或者TF卡在每个时钟周期传输一个命令位或数据位，在SDMMC0总线SDR104模式下，最高速率支持150MHz。

CMD：命令和响应复用引脚，命令是由控制器发给TF卡，可以从控制器到单个TF卡，也可以是到SDMMC0总线上所有卡；响应是存储卡对控制器发送的命令应答，应答可以来自单卡或所有卡。

DAT0~3：双向数据线，数据可以从卡传向控制器也可以从控制器传向卡。

2.2.2 TF卡接口设计指南

1. RK3588集成的SDMMC控制器，可支持SDIO3.0协议，以及MMC V4.5.1协议。
2. TF卡VDD脚供电电压默认为3.3V，去耦电容不得删减，布局时要靠近卡座放置。
3. DAT0~3, CMD, CLK需串接22ohm电阻，DET可串接100ohm电阻。
4. 设计电路时TF卡槽必须和系统地连接，否则影响插入检测功能。

2.2.3 TF卡接口PCB设计指南

1. SDIO信号采用单端布线，阻抗 $50\Omega \pm 10\%$ 。

2.SDIO 接口信号要做等长控制，误差不超过 0.25mm。

3.布线尽量短，串联端接电阻应靠近输出端。

2.3 网口

实现网络通信实质上是 PHY 与 MAC 及 RJ45 接口实现信号传输。MAC 就是以太网控制器，MAC 属于数据链路层，主要负责把数据封装成帧，对帧进行界定实现帧同步。对 MAC 地址和源 MAC 地址及逆行相应的处理并对错误帧进行处理。PHY 属于物理层，在以太网控制器中负责物理层功能的芯片叫 PHY 芯片，因为网线上传输的是模拟信号而 MAC 发出或接收的信号为数字信号所以 PHY 主要负责对网络数据的编解码处理以及一些网络状态的控制。RJ45 就是我们常用的网口座子。

在嵌入式领域通常 MAC 是被集成在 CPU 里面的，这种方案是目前的主流方案，PHY 层（物理层）一般是使用专用的 PHY 芯片。如果要 PHY 芯片在一个特定的模式下工作就需要对 PHY 芯片进行控制，在这里用到的是 MDIO 总线。通过 MDIO 总线对 PHY 芯片的寄存器进行相应配置实现一些模式以及功能的控制。而数据信息，是由另外的网络协议接口进行传输，例如 ELF 2 上的 PHY 和 MAC 之间是用的 RGMII/RMII 接口实现的数据传输，整体架构如图 2.5 所示：




图2.5 三者关系图

2.3.1 SMI 总线

SMI：串行管理接口（Serial Management Interface），也被称作 MII 管理接口（MII Management Interface），包括 MDC 和 MDIO 两条信号线。MDIO 是一个 PHY 的管理接口，用来读/写 PHY 的寄存器，以控制 PHY 的行为或获取 PHY 的状态，MDC 为 MDIO 提供时钟。

MDIO 原本是为 MII 总线接口定义的，MII 用于连接 MAC 和 PHY，包含两种信号接口：

1.一个数据接口用于 MAC 和 PHY 之间接收和发送以太网帧数据。

2.一个 PHY 管理接口，即 MDIO，用于读写每个 PHY 的控制寄存器和状态寄存器，以达到控制 PHY 行为和监控 PHY 状态的目的。

MDIO 是双向的，只支持一个 MAC 连接最多 32 个 PHY 的连接方式，且 MAC 作为 master，PHY 作为 slave。在写 PHY 寄存器的时候，由 MAC 驱动 MDIO 向 PHY 写入数据；在读 PHY 寄存器时，前半段由 MAC 驱动发送寄存器地址，后半段由 PHY 驱动回复寄存器的值。

MDC 要求由 MAC 输出，是非周期性的，即不要求提供固定频率的时钟，对于 PHY 芯片则作为输入，以在上升沿触发 MDIO 的读写。MDC 的时钟频率可以是 DC-2.5MHz，即最小的时钟周期为 400ns。

2.3.2 RGMII 接口

常见网络信号模式包含：MII、RMII、GMII、RGMII、SGMII。ELF 2 中千兆网口使用的就是 RGMII 接口。RGMII 由 GMII (Gigabit Media Independent Interface) 简化演变而来，意为 Reduced GMII，是常见的以太网 MAC 和 PHY 之间的通信接口，优点是比 GMII 减少了近一半的管脚，节约设计成本。

RGMII 支持 10/100/1000Mbps 三种通信速率，接口定义如下表所示：

表 2.2 RGMII 接口定义表

序号	名称	方向	说明
1	RXC	PHY—>MAC	接收通道时钟信号， 10/100/1000Mbps 模式 频率分别为 2.5M/25M/125MHz
2	RX_CTL		接收通道控制信号
3	RXD[3:0]		接收通道数据信号
4	TXC	MAC—>PHY	发送通道时钟信号， 10/100/1000Mbps 模 式频率分别为 2.5M/25M/125MHz
5	TX_CTL		发送通道控制信号
6	TXD[3:0]		发送通道数据信号

2.3.3 网络变压器

ELF 2 使用的 RJ45 内部集成了网络变压器，见下图 2.6 的 P13 处。而 PHY 芯片的驱动类型决定着网络变压器中的中心抽头的连接方式。

PHY 芯片分为电压型和电流型。

电压型 PHY 是指，发送端输出的是电压信号，接收端接收的也是电压信号。电压型 PHY 不需要使用电流驱动器，而是使用电压驱动器。电压型 PHY 的主要特点是发送时电流较小，功耗较低，但在高速传输时需要较大的电压，容易产生 EMI 干扰。

电流型 PHY 是指，发送端输出的是电流信号，接收端接收的也是电流信号。电流型 PHY 需要使用电流驱动器，而不是电压驱动器。电流型 PHY 的主要特点是在高速传输时需要较小的电压，容易受到 EMI 干扰，但功耗较高。

那么对于这两种类型的 PHY 芯片，网络变压器内部的中心抽头引脚也有两种接法：

对于电流型 PHY，中心抽头直接接电源；

对于电压型 PHY，中心抽头通过 100nF 电容接地。

实际使用中需要如何处理中心抽头需要根据 PHY 芯片的驱动类型确定。

我们的 ELF 2 底板则用到的是电压型的 PHY 芯片，接法为 4 个中心抽头引脚分别接 100nF 电容接地，且支持 1 路 1000/100/10M 以太网接口，通过 RJ45 引出。

2.3.4 PHY 芯片电路原理说明

ELF 2 开发板引出 1 路千兆网口，如下图 2.6 所示。ELF 2 使用 1 个型号为 RTL8211FSI-CG 的 PHY 芯片实现网络通信，通过对前几段内容的了解可以分析出，RTL8211FSI-CG 是通过 SMI 总线挂载到 ELF 2 上的，SMI 总线对应芯片的 14、15 引脚主要负责通过配置 PHY 芯片 RTL8211FSI-CG 的寄存器控制

PHY 芯片的网口速率、网口双工模式、自协商使能等功能。RTL8211FSI-CG 的数据接口是通过 RGMII 和 ELF 2 连接，并传输网络数据的。




图2.6 千兆网口原理图

1. 下表为 RK3588 RGMII/RMII 接口设计：

表 2.3 RK3588 RGMII/RMII 接口设计

信号	IO 类型 (芯片端)	RGMII 接口	信号描述	RMII 接口	信号描述
GMAC0_TXD[3:0]	输出	RGMII0TXD[3:0]	数据发送	RMII0_TXD[1:0]	数据发送
GMAC0_TXCLK	输出	RGMII0_TXCLK	数据发送参考时钟	--	--
GMAC0_TXEN	输出	RGMII0_TXEN	数据发送使能 (上升沿) 和 数据发送错误 (下降沿)	RMII0_TXEN	数据发送使 能信号
GMAC0_RXD[3:0]	输入	RGMII0_RXD[3:0]	数据接收	RMII0_RXD[1:0]	数据接收
GMAC0_RXCLK	输入	RGMII0_RXCLK	数据接收参考	--	--

			时钟		
GMAC0_RXDV	输入	RGMII0_RXDV	数据接收有效（上升沿）和接收错误（下降沿）	RMII0_RXDV_CRS	数据接收有效和载波侦听
ETH0_REFCLKO_25M	输出	ETH0_REFCLKO_25M	RK3588 提供 25MHz 时钟替代 PHY 晶体	ETH0_REFCLKO_25M	RK3588 提供 25MHz 时钟替代 PHY 晶体
GMAC0_MDC	输出	RGMII0_MDC	管理数据时钟	RMII0_MDC	管理数据时钟
GMAC0_MDIO	输入/输出	RGMII0_MDIO	管理数据输出/输入	RMII0_MDIO	管理数据输出/输入

2.在 RGMII 模式下，RK3588 芯片内部 TX/RX 时钟路径集成了 delayline，支持调整；参考图默认配置是：TXCLK 与 data 之间时序由 MAC 来控制，RXCLK 与 data 之间时序由 PHY 来控制（如使用 RTL8211F/FI 即 RXCLK 默认开启 2nS delay，其它 PHY 要注意这个配置）。

3.GMAC0 接口电平仅支持 1.8V，需要注意 PHY 芯片 RGMII 信号电源域供电电压是否和 GMAC0 接口电平匹配。

4.Ethernet PHY 的 Reset 信号需要用 GPIO 来控制，GPIO 的电平必须和 PHY IO 电平匹配，靠近 PHY 管脚必须增加 100nF 电容，加强抗静电能力，注意：RTL8211F/FI 的复位管脚只支持 3.3V 电平。

5.TXD0-TXD3，TXCLK，TXEN 需在核心板端预留串接 22ohm 电阻，根据实际情况有条件提高信号质量。

6.RXD0-RXD3，RXCLK，RXDV 需在 PHY 端串接 22ohm 电阻，以提高信号质量。

7.PHY 使用外置晶体时，晶体电容请根据实际使用的晶体的负载电容值选择，控制频偏在±20ppm 以内。

8. RTL8211F/FI 的 RSET 管脚外接电阻为 2.49K ohm 精度为 1%，不得随意修改。

9. MDIO 必须外部加上拉电阻，推荐 1.5-1.8Kohm，上拉电源必须和 IO 电源保持一致电平。

10.PCB Layout 需要保证 RGMII 信号参考平面完整，需要保证 PHY 芯片外围电源参考平面完整。

11.等长要求：RGMII 的接收和发送可分组等长，等长要求≤10mil。

12.阻抗要求：单端 50ohm。

2.3.5 网口 PCB 设计指南

1.MDIO 总线上挂载多个 PHY 芯片时，使用串联方式，不要分叉布线

2.RGMII 接口分为发送信号，接收信号和控制信号，各组阻抗控制在 $50\Omega \pm 10\%$

3.发送信号和接收信号，布线长度不超过 100mm，组内信号长度误差不超过 2.54mm

4.MDI 接口采用差分布线，阻抗 $100\Omega \pm 10\%$

5.MDI 组内差分误差不超过 0.12mm

6.芯片内部 DCDC 连接的功率电感要靠近芯片保证回路最短，并且保证地回路的完整；

7.数据线上预留的串联电阻需要靠近源端放置；

8.保护器件建议放置在变压器内侧，在变压器和 PHY 之间，靠近变压器；

9.供电部分要考虑电流的大小，线宽尽量宽一点。要有足够的载流能力，滤波电容的位置尽量靠近芯片。

10.网口 RJ45 在布线时要注意进行隔离地。

2.3.6 网口问题排查思路

在遇到网口问题时排查网口问题首先要明确问题点，网口不通的情况下首先要看 PHY 有没有成功挂载上，可通过是否可以启动网卡来判断，如果根本看不到设备节点或者在输入启动网卡的命令后报错，找不到 PHY 芯片说明 PHY 芯片没有成功挂载。如果可以正常启动网卡说明 PHY 可以成功挂载。

如果 PHY 没挂载上排查思路如下：

1.首先看是否有缺件、少件，原件焊接错误的情况，PHY 芯片焊接是否过关等。

2.检查各路供电是否正常，电源是否稳定，是否有明显压降、跌坑现象。滤波电容容量是否达标。

3.检查复位电路是否有复位动作，复位后是否可以正常抬起复位信号，复位信号低电平的维持时间是否满足 PHY 的要求。

4.检查芯片的时钟频率、幅值、以及信号质量是否满足手册要求。不同类型的时钟输入方式原理是否正确。

5.检查 PHY 芯片的地址、模式、电平配置等参数设置的上下拉电阻是否正常。

6.检查 MDIO 总线的波形幅值、斜率、是否正常，振铃是否严重，是否有下降沿压降不到 0 的现象，在 MDC 的上升沿来临时 MDIO 的电平维持时间是否满足手册要求等问题。

先将芯片成功挂载后再看网口通不通。如果经过以上检测排查成功将 PHY 芯片挂载但是网口还是不通，那就需要继续检查数据接口部分。根据不同接口的规定来对数据接口的总线进行检查。

1.按照具体的接口形式检查数据线连接是否正确，尤其是在使用 MII, RMII, GMII, RGMII 时的线序。检查参考时钟波形是否正常。

2.检查网络变压器的中心抽头的接法是否与 PHY 规定的网络变压器的驱动类型相对应。

2.4 视频接口（MIPI CSI&MIPI DSI&HDMI&DP）

视频接口是人机交互信息显示和控制的重要接口。ELF 2 为大家提供了丰富的视频输入及输出接口，可以通过不同的接口外接摄像头，屏幕等常用外设。本节我们就对视频显示接口为大家做一个详细说明。

2.4.1 视频输入接口

RK3588 拥有 2 个 MIPI_D/CPHY_RX 接口和 2 个 MIPI DPHY CSI RX 接口（注意这两类接口存在差异，不是同一种）。ELF 2 使用了 RK3588 的两类对外视频输入接口：

1.适配于 OV13855 摄像头的 4 通道 MIPI_D/CPHY_RX 接口。

2.适配于兼容树莓派摄像头的 2 通道 MIPI DPHY CSI RX 接口。

2.4.1.1 MIPI_D/CPHY_RX 接口（OV13855 摄像头）

RK3588 有两个 MIPI D-PHY/C-PHY CSI RX Combo PHY，分别为 MIPI D/C-PHY CSI_RX Port0 和 MIPI D/C-PHY CSI_RX Port1。ELF 2 的 OV13855 摄像头使用的是 MIPI D/C-PHY CSI_RX Port0，并将其配置为 4-Lane 的 D-PHY 模式，支持最大数据速率为 4.5Gbps。配置为下图中红色框图功能。

MIPI D/C-PHY CSI_RX Port0		
D-PHY:V2.0	4.5Gbps/Lane	
C-PHY:V1.1	5.7Gbps/Trio	
MIPI_DPHY0_RX_CLKP/MIPI_CPHY0_RX_TRIO1_C		AN32
MIPI_DPHY0_RX_CLKN/MIPI_CPHY0_RX_TRIO1_B		AP31
MIPI_DPHY0_RX_D0P/MIPI_CPHY0_RX_TRIO0_B		AN29
MIPI_DPHY0_RX_D0N/MIPI_CPHY0_RX_TRIO0_A		AP29
MIPI_DPHY0_RX_D1P/MIPI_CPHY0_RX_TRIO1_A		AN30
MIPI_DPHY0_RX_D1N/MIPI_CPHY0_RX_TRIO0_C		AP30
MIPI_DPHY0_RX_D2P/MIPI_CPHY0_RX_TRIO2_B		AN33
MIPI_DPHY0_RX_D2N/MIPI_CPHY0_RX_TRIO2_A		AP32
MIPI_DPHY0_RX_D3P/NO_USE		AN34
MIPI_DPHY0_RX_D3N/MIPI_CPHY0_RX_TRIO2_C		AP33

图 2-113 RK3588 MIPI D/C-PHY0 RX 信号管脚

MIPI D/C-PHY CSI_RX Port1		
D-PHY:V2.0	4.5Gbps/Lane	
C-PHY:V1.1	5.7Gbps/Trio	
MIPI_DPHY1_RX_CLKP/MIPI_CPHY1_RX_TRIO1_C		AK20
MIPI_DPHY1_RX_CLKN/MIPI_CPHY1_RX_TRIO1_B		AL20
MIPI_DPHY1_RX_D0P/MIPI_CPHY1_RX_TRIO0_B		AK18
MIPI_DPHY1_RX_D0N/MIPI_CPHY1_RX_TRIO0_A		AL18
MIPI_DPHY1_RX_D1P/MIPI_CPHY1_RX_TRIO1_A		AK19
MIPI_DPHY1_RX_D1N/MIPI_CPHY1_RX_TRIO0_C		AL19
MIPI_DPHY1_RX_D2P/MIPI_CPHY1_RX_TRIO2_B		AK21
MIPI_DPHY1_RX_D2N/MIPI_CPHY1_RX_TRIO2_A		AL21
MIPI_DPHY1_RX_D3P/NO_USE		AK22
MIPI_DPHY1_RX_D3N/MIPI_CPHY1_RX_TRIO2_C		AL22

OV13855 摄像头原理如下图:

OV13855




图2.7 OV13855摄像头接口原理图

2.4.1.2 MIPI DPHY CSI RX 接口（树莓派摄像头）

RK3588 的 MIPI DPHY CSI0 RX 接口模式支持情况:

- 1.支持 x4Lane 模式, MIPI_CSI0_D[3: 0]数据参考 MIPI_CSI0_CLK0;
- 2.支持 x2Lane+x2Lane 模式:

MIPI0_CSI_D[1: 0]数据参考 MIPI_CSI0_CLK0;

MIPI0_CSI_D[3: 2]数据参考 MIPI_CSI0_CLK1。

ELF 2 的树莓派摄像头使用的是, 并将其配置为 4-Lane 的 D-PHY 模式, 支持最大数据速率为 4.5Gbps。配置为下图中红色框图功能。

Option1	Sensor1 x4Lane	MIPI_CSI_RX_D0-3 MIPI_CSI_RX_CLK0
Option2	Sensor1 x2Lane	MIPI_CSI_RX_D0-1 MIPI_CSI_RX_CLK0
	+ Sensor2 x2Lane	MIPI_CSI_RX_D2-3 MIPI_CSI_RX_CLK1




图2.8 兼容树莓派摄像头接口原理图

⚠注意:


- 1.走线阻抗要求差分 100ohm±10%。
- 2.走线阻抗要求单端 50ohn±10%。
- 3.差分对内最大时延差<3mil。
- 4.时钟与数据之间等长<6mil。
- 5.差分对间间距建议>4 倍 MIPI 线宽，至少要 3 倍 MIPI 线宽。
- 6.MIPI 与其他信号间距建议>4 倍 MIPI 线宽，至少要 3 倍 MIPI 线宽。
- 7.配置为 CPHY 时，组内（TRIO_0\TRIO_1\TRIO_2）最大时延差<3mil。
- 8.组间（TRIO0\TRIO1\TRIO2）等长要求<50mil。

2.4.2 视频输出接口

RK3588 芯片的 VOP（Video Output Processor，视频输出处理器）控制器，有四个 Port 输出，支持 DP0/DP1/HDMI0/eDP0/HDMI1/eDP1/MIPI DSI0/MIPI DSI1/BT656/BT1120 视频接口输出。

ELF 2 提供了 HDMI0、DP0、MIPI DSI0 这三种视频输出接口，具体配置为下图红框所示。ELF 2 最多可支持 3 屏异显,如 4K+4K+4K 显示，HDMI 和 DP 可单独支持 8K 显示（其中 8K 通过 Post Process0+ Post Process1 合并实现）。

VOP 和视频接口输出路径图：



2.4.2.1 MIPI_DSI 接口

RK3588 有两个 MIPI D-PHY/C-PHY Combo PHY TX:

D-PHY 支持 V2.0 版本, D-PHY 模式有 0/1/2/3 Lane, 最大数据传输速率为 4.5Gbps;

C-PHY 支持 V1.1 版本, ELF 2 不做使用。

ELF 2 使用的是 MIPI D/C-PHY DSI_TX Port0, 支持 x4Lane 模式, MIPI_DPHY_DSI_TX_D[3: 0], 这 4 组数据信号参考时钟信号 MIPI_DPHY_DSI_TX_CLK。

原理图如下:




图2.9 MIPI_DSI接口原理图

⚠注意:

- 1.走线阻抗控制差分 100ohm±10%。
- 2.差分对内最大时延差<3mil。
- 3.时钟与数据之间等长<6mil。
- 4.差分对间间距建议大于等于 4 倍 MIPI 线宽，至少要 3 倍 MIPI 线宽。
- 5.MIPI 与其他信号间距建议大于等于 4 倍 MIPI 线宽，至少要 3 倍 MIPI 线宽。
- 6.配置为 CPHY 时，单端走线阻抗控制 50ohm±10%。
- 7.组内(TRIO_A\TRIO_B\TRIO_C)最大时延差<3mil。
- 8.组间(TRIO0\TRIO1\TRIO2)等长要求<50mil。
- 9.各信号所允许过孔数量建议不超过 2 个。
- 10.对间间距建议大于等于 4 倍 MIPI 线宽。
- 11.MIPI 与其它信号间距建议大于等于 4 倍 MIPI 线宽。

2.4.2.2 HDMI_TX 接口

RK3588 支持 HDMI2.1 并向下兼容 HDMI2.0, HDMI1.4, 由于 HDMI2.1 工作在 FRL 模式, 切换到 HDMI2.0 及以下模式时, 工作在 TMDS 模式, 因采用 AC 耦合电压模式驱动器。

如下图 2.10 所示, AC 耦合电容容值采用 220nF, 不得随意更改, 交流耦合电容使用 0201 封装, 可以获得更低的 ESR 和 ESL, 也可减少线路上的阻抗变化。

工作在 HDMI2.1 模式, GPIO2_B0--GPIO4_B1--HDMI_ON 配置为低电平, Q10, Q11, Q12, Q13 不导通。

工作在 HDMI2.0 及以下模式时, GPIO2_B0--GPIO4_B1--HDMI_ON 配置为高电平, Q10, Q11, Q12, Q13 导通, 对地 470ohm 电阻与 Sink 端上拉 50ohm 电阻形成一个直流偏置, 大约 3V。

⚠注意: 如果只需要支持 HDMI2.0 及以下模式时, Q10, Q11, Q12, Q13 也不能省掉, 需要保证机器在未开机时, 管子不能导通。

FRL(Fixed Rate Link)模式: 在传统的 TMDS 架构下, 是利用一个独立的通道来传送 Clock, 但在 FRL 的架构中导入了新的物理层传送方式, 将 Clock 嵌入在 Data 的通道中, 16b/18b 的编码方式, 在 Sink 端透过 Clock Recovery 解析出 Clock。

表 2.4 FRL 速率与通道关系

通道速率	通道数
3Gbps	3
6Gbps	3
6Gbps	4
8Gbps	4
10Gbps	4
12Gbps	4




图2.10 HDMI接口原理图

HDMI 信号引脚定义如图 2.10 的 P17 座所示:

1-9 是 TMDS data 传输用到的引脚, 共有三组。

10-12 是 TMDS clock 传输用到的引脚, 共有一组。

13 是 CEC 引脚, 一种消费电子兼容的传输协议。

15,16 是 DDC 的引脚, DDC 是基于 I2C 协议传输, 故引脚为 SCL 和 SDA, 设计类似电路时要注意芯片的 I2C 地址不要和总线上的其它设备地址冲突, 同时在使用原生 HDMI 接口时需要注意使用独立 I2C 连接 HDMI 设备。

17 是接地。

18 是+5V power。

19 是 HPD 引脚（热插拔引脚），用于建立连接。

⚠注意：此处新增加的 eARC 使用了原来的第 14 脚和第 19 脚传输差分 eARC 信号。eARC 的介绍见下文。




图2.11 HDMI TX eARC原理图

eARC 又叫增强型音频回传通道，第一个 E 是增强的意思，即 Enhanced Audio Return Channel。支持 ARC/eARC 通过 HDMI_TX_SBD_P/HDMI_TX_SBD_N 信号到 RK3588 内部解析出音频数据。




图2.12 HDMI TX CEC原理图

GPIO4_C0--GPIO4_C1--HDMI_CEC 是 HDMI 控制器 CEC 功能复用到普通 GPIO 上的，电平随所在电源域电压，电源域供电电压有更改，外围电路的上拉电阻电源也必须同步调整。

CEC 协议规定是 3.3V 电平，但是协议要求，往 CEC 管脚通过 27K 电阻加 3.3V 电压，漏电不允许超过 1.8uA。

Test ID 7-15: CEC Line Degradation

Reference	Requirement
[HDMI: Table 4-40] CEC line Electrical Specifications for all Configurations	A device with power removed (from the CEC circuitry) shall not degrade communication between other CEC devices (e.g. the line shall not be pulled down by the powered off device). Maximum CEC line leakage current must be $\leq 1.8\mu A$

ELF 2 IO Domain 在未上电时，如果 IO 上有电压，IO 会存在漏电，比如 ELF 2 已经断电了，然后 HDMI 线还连接着 Sink 端（电视或显示器），此时 Sink 端的 CEC 有电，会通过 HDMI 线漏电到 ELF 2 IO 上，会造成 CEC 漏电超过 1.8uA，因此外部需要增加一个隔离 MOS 管 Q14，见上图 2.11。R94 阻值不建议随意修改，需要使用 27Kohm，Q14 默认选择 2SK3018，如果要换其它型号，结电容必须相当。




图2.13 HDMI TX DDC原理图

GPIO4_C2--GPIO4_B7--HDMI_SCL/GPIO4_C3--GPIO4_C0--HDMI_SDA 是 HDMI TX 控制器的 I2C/DDC 总线，功能复用到普通 GPIO 上，电平随所在电源域电压，电源域供电电压有更改，外围电路的上拉电阻电源也必须同步调整。

DDC_SCL/DDC_SDA 协议规定是 5V 电平，ELF 2 IO 不支持 5V 电平，必须增加电平转换电路，不得删减，默认使用 MOS 管电平转换，MOS 型号默认选择 2SK3018，如果要换其它型号，结电容必须相当。

上拉电阻建议参考照默认值，不要随意修改。

D5 二极管不得删减，用来防止 Sink 端漏电到 VCC_5V。

SDA 信号电平转换的 MOS 栅极和电源之间串拉 1K，MOS 栅极和源极之间并一个 100pF 改善时序，不得删除。




图2.14 HDMI电源及部分防护电路原理图

HDMI 座子的 Pin18 电压（即 VCC5V_HDMI_TX0）需保证在 4.8-5.3V 之间，管脚需放置 1uF 去耦电容（见上图 2.14），不得删减，布局时，靠近 HDMI 座子管脚放置。

为加强抗静电能力，信号上必须预留 ESD 器件，HDMI2.1 信号的 ESD 寄生电容不得超过 0.2pF，其它信号的 ESD 寄生电容建议使用不超过 1pF。

⚠注意：

- 1.控制 MOS 管寄生电容不能过大，否则会影响信号质量，建议按参考图型号或相应的 Coss 电容值。
- 2.走线阻抗控制差分 100ohm±10%。
- 3.差分对内最大时延差<3mil。
- 4.差分对间等长要求<200mil。
- 5.差分对间间距建议大于等于 7 倍 HDMI 线宽。
- 6.HDMI 与其他信号间距建议大于等于 7 倍 HDMI 线宽。
- 7.建议不加过孔。
- 8.I/O 对地电容不超过 0.2pF。

2.4.2.3 DP_TX 接口

RK3588 支持 1 个 DP1.4 TX PHY（和 USB3.0 Combo），最大输出分辨率可达 8K@30Hz。


每个 Lane 速率可支持 1.62/2.6G/5.4/8.1Gbps。

支持 1Lane 或 2Lane 或 4Lane 模式。

支持 RGB/YUV（Up to 10bit）格式。

支持 Single Stream Transport(SST)。

如下图所示，DP Controller0 与 USB3_OTG Controller0 复用，二者无法同时使用，与 USB 引脚复用关系请查看“[2.12.2 ELF 2 USB 接口介绍](#)”章节。



⚠注意:

- 1.高速差分信号线需要串接的 100nF 交流耦合电容，交流耦合电容建议使用 0201 封装，更低的 ESR 和 ESL，也可减少线路上的阻抗变化，布局时，靠近核心板管脚放置。
- 2.走线阻抗控制差分 100ohm±10%（只作为 DP 接口，无复用），差分 95ohm±10%（USB3.0/DP1.4 复用）。
- 3.差分对内时延差<3mil。
- 4.差分对间等长要求<500mil。
- 5.差分对间间距建议大于等于 6 倍 DP 线宽。
- 6.DP 与其它信号间距建议大于等于 6 倍 DP 线宽。
- 7.各信号所允许过孔数量建议不超过 2 个。
- 8.I/O 对地电容不超过 0.2pF。

2.5 音频接口

说了视频接口，音频接口也是嵌入式设备常用的一大接口，有了音频接口，设备就可以录音和播放各种音频文件，设备就有了“耳朵”和“嘴巴”。那本节，我们就来为大家介绍一下 ELF 2 开发板上的音频接口。

2.5.1 音频接口介绍

ELF 2 板载一个 I2S 接口的 Codec 芯片 U17，支持板载 MIC 音频采集（位号 P20 板载咪头）、耳机输出以及 1W 8Ω喇叭(位号 P19 喇叭插座)输出。所谓咪头，是将声音信号转换为电信号的能量转换器件，是和喇叭正好相反的一个器件（电→声）。是声音设备的两个终端，咪头是输入，喇叭是输出。音频部分电路原理如下图 2.15 所示：




图2.15 Audio Codec原理图

U17 采用 NAU88C22 芯片，芯片数据信号使用 I2S 接口进行通讯，主要信号功能见下表：

表 2.5 I2S 接口定义

信号名称	信号功能	功能描述
I2S1--I2S0--MCLK	音频信号主时钟	MCLK 是主时钟，与采样率直接有关，一般是采样频率的 128、256、384 或 512 倍。
I2S1--I2S0--SCLK	音频信号位时钟	SCLK 线提供了同步音频数据传输的时钟信号。确定了数据传输的速度和时序。SCLK 的频率=2x 采样频率 x 位宽。
I2S1--I2S0--LRCK	左右声道控制信号	LRCK 线指示了当前传输的是左声道的音频数据还是右声道的音频数据。它被称为帧同步信号。LRCK 的频率=采样频率。
I2S1--I2S0--SDO0	数据发送信号	SDI/SDO 线用于传输实际的音频数据。数据的位宽可以根据具体应用而变化，通常为 16 位或 32 位。 TX 方向为：Serial Data Out (SDOUT)；RX 方向为：Serial Data In (SDIN)
I2S1--I2S0--SDI0	数据接收信号	

同时，该芯片还使用了一组 IIC 接口，对芯片进行配置，I2C 地址：0x1A。

板卡提供的 3.5mm 音频插座（位号 P21），有 4 级触片，支持左右双声道播放声音，和 MIC 录音。向较于传统的 3.5 耳机插头只有 TRS 三节（Tip：尖端负责左声道；Ring：中间负责右声道；Sleeve：最外层是公共地，如图 2.16。



图2.16 传统3.5耳机接口示意图

这种插座存在两种标准，非国际标准四段式插针（OMTP）和国际标准四段式插针（CTIA），其差异在于最后两节的信号定义是相反的。如图 2.17。




图2.17 两种耳机插针结构示意图

ELF 2 默认 3.5mm 音频插座的设计采用 CTIA 标准，如果插入 OMTP 耳机，会有放音和录音功能失效的现象。

2.5.2 音频接口设计指南

- 1.设计类似电路时要注意芯片的 I2C 地址不要和底板上的其它设备冲突。
- 2.设计类似电路时要注意信号电平和供电电压的联系，芯片的 IO 在连接 1.8V 电平信号时 VDDDB 电源要改为 1.8V 供电，且芯片手册中有详细描述说明芯片的 VDDC 必须小于等于 VDDDB 和 VDDA 的供电电压，所以 VDDC 和 VDDDB 电源在 IO 电平为 1.8V 时都要改为 1.8V 供电。

2.5.3 音频接口 PCB 设计指南

- 1.核心板与 Codec 端连接为数字信号，采用单端模式连接；
- 2.I2S 时钟信号预留滤波电容；
- 3.音频信号为模拟信号，需要与数字信号进行隔离，必要时做包地处理，保证参考地的完整性。

2.5.4 音频接口问题排查思路

1.首先检查原理图是否与我们底板原理图一致，音频芯片是否使用同一型号，电阻电容对应；阻值容值如有改动是否会有影响；

2.检查焊接上是否有问题：是否芯片虚焊空焊，接地是否良好，画器件封装时中心焊盘是否有过孔接地。

确定以上都没有问题后，要分以下两种情况进行问题排查：

核心板不能识别到音频芯片

1.测量音频芯片的电源脚供电是否正常，是否欠压过压，上电是否有跌坑；

2.音频芯片通过 I2C 通信，检查核心板是否能读到音频芯片（如果有驱动看驱动能否正常加载，没驱动用 I2C tools 看是否挂载到总线上），如果读不到检查数据时钟线是否上拉；

3.检查芯片是否有工作模式选择引脚上下拉是否选对了。

核心板能识别到音频芯片

1.音频芯片和接口间电路连接是否正常，耳机座、耳机是否正常；

2.如果可正常挂载音频芯片，检查 I2S 电平是否匹配，1.8V/3.3V 是否要加电平转换；

3.I2S 总线在 PCB 走线时是否受到电源线等干扰；

4.检查音频信号波形，先测量音频芯片的输出端，如果正常有波形，则是芯片和音频座连接的问题，如果没有波形，测量 I2S 信号是否给到音频芯片。

2.6 串口

串口作为全双工的功能接口，在使用中一般只需要 TX（数据发送），RX（数据接收），GND 三根信号线便可以进行数据传输。在有数据流控功能的串口中，还需要引入两根流控线 CTS（允许发送）和 RTS（请求发送）。其时序如图 2.18：




图2.18 串口通讯时序

同时，串口还可以以多种形式表现，如 TTL，RS232，RS485 等形式。

2.6.1 TTL

ELF 2 调试串口以 TTL 和 TYPE-C 接口形式引出，前面 1.6 章节已经做过相关说明，这里不做介绍。对于 ELF2 开发板，常用的 **TTL 接口电平为 1.8V 和 3.3V 且只有相同电平才能彼此连接，不同电平标准的信号接口不能直接连接，除非通过电平转换将二者的电平切换到一致方可正常通信。**

2.6.2 RS232

RS232 是计算机上一种非常通用的设备通讯协议，一些电脑后面的 9 针接口就是 RS232 串口，在工业控制、数据采集上应用广泛。RS232 可做到双向传输，全双工通讯，连接简单。RS232 协议标准规定了 9 线引脚功能，一般情况下仅可以使用 TXD（发送数据），RXD（接收数据），GND（地）三根线就可以实现串口通讯。ELF 2 底板排针上预留了 TTL 接口，可以通过杜邦线外接一个 TTL-RS232 转接模块即可实现电平转换。

2.6.3 RS485

RS232 是可以实现设备和设备间通讯，但是在工业控制中往往需要多点设备间通讯，则需要 RS485 协议，RS485 仅定义了电气接口、驱动器、接收器的电特性，仅通过两线（A，B）实现了多设备间传输，RS485 能够进行远距离传输主要得益于使用差分信号进行传输，当有噪声干扰时仍可以使用线路上两者差值进行判断，使传输数据不受噪声干扰。

在 RS485 通讯网络中一般采用的是一主多从通信方式。很多情况下，连接 RS485 通信链路时只是简单地用一对双绞线将各个接口的“A”、“B”端连接起来，而忽略了信号地的连接，我们建议将地线也连接起来，可以平衡各个设备的信号参考地，减小共模电压，一旦信号线共模电压超出一定范围之后会导致通讯连接失败，甚至会损坏接口；将双绞线的屏蔽层接地线还可以为信号地提供一个低阻的返回通道，减小 EMI 辐射问题。ELF 2 底板排针上预留了 TTL 接口，可以通过杜邦线外接一个 TTL-RS485 转接模块即可实现电平转换。




图2.19 485模块连接方式

2.6.4 UART 接口设计指南

1. ELF 2 核心板最多可支持 10 路 UART；
2. ELF 2 核心板 UART2 作为 Debug 调试口不建议作为普通串口使用；
3. 在和其他串口设备连接时注意电平匹配。

2.6.5 UART 接口 PCB 设计指南

- 1.485 使用差分布线，预留 120Ω端接电阻；
- 2.485 总线采用半双工模式传输，需要做收发控制；
- 3.连接端口建议预留地信号；
- 4.485 总线的走线要尽量远离干扰源；
- 5.485 总线采用手牵手菊花链总线式拓扑结构；
- 6.485 总线需要 2 个终端电阻（接在传输总线的两端），电阻接在总线 A、B 之间。

2.6.6 UART 接口排查思路

- 1.如果开机不起动卡在 uboot，可以给 RX 和 TX 信号接一个上拉电阻，保证在没有通信时，刚上电时引脚电平是稳定的。
- 2.确认外接座子有没有虚焊；
- 3.查看核心板连接器引脚是否可以复用 UART；
- 4.确认串口波特率是否正确；
- 5.数据电平是否符合该电平标准要求；
- 6.如果打印信息乱码，检查外接座子接地是否良好；
- 7.485 的 A、B 数据线有没有预留串联 120Ω的终端电阻；

2.7 IIC 接口

由于接口的易用性（只有两根信号），IIC 是最为常用的通讯接口之一，多种传感器都是使用 IIC 接口来和主控通讯。ELF 2 核心板最多可支持 9 路 IIC，IIC 总线在 40PIN 插针上也有引出。本节我们就针对 IIC 接口为大家进行讲解。

2.7.1 IIC 接口介绍

很多芯片和传感器都是通过 IIC 接口进行通讯。IIC 是一种一主多从的总线，一般有两根信号线，一根是双向的数据线 SDA，另一根是时钟线 SCL。所有接到 IIC 总线设备上的串行数据 SDA 都接到总线的 SDA 上，各设备的时钟线 SCL 接到总线的 SCL 上。

为了避免总线信号的混乱，要求各设备连接到总线的输出端时必须是漏极开路（OD）输出。设备上的串行数据线 SDA 接口电路应该是双向的，输出电路用于向总线上发送数据，输入电路用于接收总线上的数据。而串行总线也应该是双向的，作为控制总线数据传送的主机，一方面要通过 SCL 输出电路发送时钟信号，另一方面还要检测总线上的 SCL 电平，以决定什么时候发送下一个时钟脉冲电平；作为接受主机命令的从机，要按照总线上的 SCL 信号发出或接受 SDA 上的信号，也可以向 SCL 线发出低电平信号以延长总线时钟信号周期。总线空闲时，因各设备都是开漏输出，上拉电阻使 SDA 和 SCL 都保持高电平，任一设备输出的低电平都将使相应的总线信号线变低，也就是说：各设备的 SDA 是“与”关系，SCL 也是“与”关系。在 IIC 总线上的数据传输速率可高达 100Kbit/s（cl<400），高速方式时在 400Kbit/s（cl<200）以上。另外，总线上允许连接的设备数以其电容量（cl）不超过 400PF 为限。

当 SCL 保持“高”时，SDA 由“高”变为“低”为开始条件；当 SCL 保持“高”且 SDA 由“低”变为“高”时为停止条件。开始和停止条件均由主控制器产生。SDA 线上的数据在时钟“高”期间必须是稳定的，只有当 SCL 线上的时钟信号为低时，数据线上的“高”或“低”状态才可以改变。输出到 SDA 线上的每个字节必须是 8 位，每次传输的字节不受限制，但每个字节必须要有一个应答 ACK。如果一个接收器件在完成其他功能（如一

内部中断)前不能接收另一数据的完整字节时,它可以保持时钟线 SCL 为低,以促使发送器进入等待状态;当接收器准备好接受数据的其它字节并释放时钟 SCL 后,数据传输继续进行。






图2.20 IIC协议时序图

为了进行通讯,每个接到 IIC 总线的设备都有一个唯一的地址,一般为 7 位,因此,理论上一条 IIC 总线最多可以挂载 127 个设备。如 RTC 芯片 RX8010SJ 为 0X32, PCF8563 则为 0X51。上拉电阻 (rp): 阻值越大,速率越低,功耗越小。




图2.21 IIC总线数据与时钟信号上拉电阻保持设备“与”关系

2.7.2 IIC 接口设计指南

- 1.I2C 是 OD 接口必须要有上拉电阻。
- 2.一条总线上的多个设备，I2C 地址不要冲突。

2.7.3 IIC 接口 PCB 设计指南

- 1.总线拓扑图如下：




图2.22 IIC总线拓扑图

- 2.IIC 上拉电阻尽量靠近源端。

3.若使用的 I2C 设备对于 I2C 的触发比较敏感，有细微的毛刺也会误触发，在同一路上的 I2C 设备插上会影响较敏感的设备无法使用，可在 I2C 设备端加一个 RC 滤波电路，电容需要用 pf 级别的，且挂载该设备的总线尽量不要绕太远，时钟线最好进行包地处理。

2.7.4 IIC 接口排查思路

1. 确定该 SDA 和 SCL 两根线均通过上拉电阻上拉，可参考引脚复用表格查看 I2C 总线的电平，总线电平与设备电平不匹配需做电平转换。

2. 检测上拉电阻、总线上的设备、连接器引脚、电平转换芯片是否虚焊。

3. 电源：检测上拉电阻电压是否正常，设备供电电压是否正常，若电平不匹配且使用。

电平转换芯片查看电平转换芯片供电是否正常。

4. 确认 I2C 设备复位信号是否处理妥当，有些 I2C 芯片在复位信号抬起过程中会锁存 I2C 总线的状态表示为 I2C 设备的设备地址，需要软件配置其复位信号抬起过程中的总线状态，同时须注意同一总线上的设备地址是否冲突。

5. 测量在总线工作时 SDA 和 SCL 是否存在波形。

6. 波形质量：若波形上升较缓，则上拉电阻较大，减小上拉电阻即可；若波形低电平不能到 0V，则上拉电阻较小，增加上拉电阻即可。

不能到 0V，则上拉电阻较小，增加上拉电阻即可。

7. 测量 I2C 波形是否符合 I2C 通信协议。在空闲状态时 SDA 和 SCL 两线均处于上拉状态，总线的开始和终止都是由主机发起产生。开始条件：SCL 线是高电平时，SDA 线从高电平向低电平切换。终止条件：SCL 线是高电平时，SDA 线从低电平向高电平切换。

8. 测量 SCL 时钟线频率是否与设备树中配置一致。


9. 检测 I2C 设备是否正常工作，电平转换部分是否正常工作。

2.8 SPI 接口

和 IIC 接口一样，SPI 也是非常常见的接口。与 IIC 相比，SPI 拥有更快的速度。ELF 2 核心板最多支持 5 路 SPI。

2.8.1 SPI 接口介绍

SPI 的通信原理很简单，它以主从方式工作，这种模式通常有一个主设备和一个或多个从设备，需要至少 4 根线，事实上 3 根也可以（单向传输时）。也是所有基于 SPI 的设备共有的，它们是 MOSI（主出从入）、MISO（主入从出）、SCLK（时钟）、CS（片选）。时钟信号只由主设备控制，用于时钟同步。在一主多从模式下，每个从设备都有一条独立的 CS 信号线，如果要和特定的从机进行通讯，可以将相应的 CS（下图使用 NSS 表示）信号线拉低。SPI 接口为收发为双全工串行方式传输，收发同步，主设备发出一位给从设备时，从设备也发出一位给主设备。一主多从情况如下图：


图2.23 SPI一主多从

SPI 具有 4 种工作方式，时钟极性（CPOL）和相位（CPHA）共同决定读取数据的方式，比如信号上升沿读取数据还是信号下降沿读取数据，并且一个片选信号可以设置一种模式。

SPI 工作方式如表 2.3，SPI 时序图如下图 2.24：

CPOL 用来决定 SCLK 空闲时的电平：

CPOL=0，空闲时为低电平；CPOL=1，空闲时为高电平。

CPHA 用来决定采样时刻：

CPHA=0，每个周期的第一个时钟沿采样；CPHA=1，每个周期的第二个时钟沿采样。

表 2.6 SPI 总线的 4 种模式

设定	第一位数据输出	其他位输出	数据采样
CPOL=0, CPHA=0	第一个上升沿前	下降沿	上升沿
CPOL=1, CPHA=1	第一个下降沿	下降沿	上升沿
CPOL=1, CPHA=0	第一个下降沿前	上升沿	下降沿
CPOL=0, CPHA=1	第一个上升沿	上升沿	下降沿




图2.24 SPI时序图

2.8.2 SPI 接口设计指南

1. ELF 2 核心板最多可支持 5 路 SPI，在 40PIN 插针上有 1 组 SPI；
2. 可配置主从模式，可通过片选挂载多个设备；
3. 在复用 SPI 功能时需注意引脚电平；

2.8.3 SPI 接口排查思路

1. 引脚复用表中标注核心板的各引脚电平，可参考引脚复用表 SPI 的信号电平，若所接的设备电平不匹配需要做电平转换。
2. 检查连接的设备、芯片焊接是否存在虚焊等问题。
3. 若是通过接口连接外设，检查测试的工装（连接线、设备）是否工作正常。
4. 电源（准确性和纹波），SPI 挂载的芯片供电是否正常准确，确保 SPI 挂载的芯片是正常工作。
5. 测量 SPI 的波形是否符合 SPI 的通讯协议，可以通过以下几点确认。
 - SCLK 时钟线的频率正确。
 - 片选信号是否使能。
 - 通信时数据线是否有波形，有数据传输。

2.9 ADC

ADC，analog-to-digital converter，模拟数字转换器。ELF 2 核心板最多支持 8 路 ADC。ELF 2 底板 20Pin 排针包含 4 路，通过 2.54mm 间距排针引出。ADC 可以将模拟信号（如声音、光线、温度等通过传感器采集后所产生的连续的模拟信号）转换为数字信号（即离散化的 0 和 1），在对数据进行处理。

ADC 的转换过程基本可以分为 4 个过程：

第一步抗混叠滤波，类似于一个低通滤波器，将一些我们不需要的杂波滤掉。

第二步将滤波后的信号进行采样并进行采样保持，通过此功能将连续变化的模拟量转换成在时间轴上离散变化的模拟量方便下一个量化步骤。

第三步就是对采样的模拟量进行量化，我们常提到的 ADC 的位数就是体现在量化这个步骤，位数越多分辨率越高精度越高。

第四步就是模拟信号到数字信号的必经之路—编码，通过编码可以得到我们需要的数字量。

2.10 PWM

ELF 2 核心板芯片拥有集成了 4 个独立的 PWM 控制器，每个控制器有 4 个通道，最多可以有 16 个 PWM 通道。

脉冲宽度调制（PWM）是一种数字信号，最常用于控制电路。该信号在预定义的时间和速度中设置为高（3.3V 或 1.8V）和低（0V）。通常，我们将 PWM 的高电平称为 1，低电平为 0。

PWM 占空比： PWM 信号在一个周期内保持高电平的时间的百分比称为占空比。如果信号始终为高电平，则它处于 100% 占空比，如果它始终处于低电平，则占空比为 0%。如下图所示，T1 为占空比，T 为一个 PWM 周期。PWM 信号的频率决定 PWM 完成一个周期的速度。




图2.25 PWM占空比示意图

2.11 GPIO

GPIO 是 General Purpose Input Output 的缩写直译成中文的意思是通用输入输出，通过字面意思可以看出 GPIO 口是一个通用型的输入输出接口，简称为 IO 口。通常可以利用 GPIO 的输出特性去驱动一些继电器、LED 指示灯、蜂鸣器、以及通过高低电平的变化和其他板子通讯。利用输入特性可以通过 IO 检测外部按键，通过光耦做成隔离输入等。通过既可以输入也可以输出的特性还有程序随时可控的特性可以模拟一些通讯协议，例如 I2C, SPI 等。

ELF 2 提供了丰富的 GPIO 接口，已经将 GPIO 信号引到了 40PIN 及 20PIN 插针上，详见下文 2.16。

2.12 USB 接口

USB 作为目前功能最为强大的接口，除了支持很多外设，如键盘、鼠标等。还可以进行多种总线的转换如 USB 转网口、USB 转 CAN 等，本节我们就来学习一下 USB 接口的相关知识。

2.12.1 USB 握手协议

不同 USB 版本的设备，数据传输速度也会有差别，两个设备之间是如何区分高速、全速和低速的 USB 识别呢？

全速和低速很好区分，因为在设备端有一个 1.5K 的上拉电阻，当设备插入 hub 或上电时，有上拉电阻的那根数据线就会被拉高，hub 根据 D+/D- 上的电平判断所挂载的是全速设备还是低速设备。**全速设备 D+ 端有 1.5K 上拉电阻，低速设备 D- 端有 1.5K 上拉电阻。**




图2.26 USB低速设备上拉电阻示意图




图2.27 USB高/全速设备上拉电阻示意图

对于高速设备的识别就显得稍微复杂些。高速设备初始是以一个全速设备的身份出现的，即和全速设备一样，D+线上有一个 1.5k 的上拉电阻。USB2.0 的 hub 把它当作一个全速设备，之后，hub 和设备通过一系列握手信号确认双方的身份。在这里对速度的检测是双向的，比如高速的 hub 需要检测所挂上来的设备是高速、全速还是低速，高速的设备需要检测所连上的 hub 是 USB2.0 的还是 1.0 的，如果是前者，就进行一系列动作切到高速模式工作，如果是后者，就以全速模式工作。

hub 检测到有设备插入/上电时，向主机通报，主机发送 Set_Port_Feature 请求让 hub 复位新插入的设备。设备复位操作是 hub 通过驱动数据线到复位状态 SE0(Single-ended 0，即 D+和 D-全为低电平)，并持续至少 10ms。

高速设备看到复位信号后，通过内部的电流源向 D-线持续灌大小为 17.78mA 电流。因为此时高速设备的 1.5k 上拉电阻还未撤销，在 hub 端，全速/低速驱动器形成一个阻抗为 45 欧姆(Ohm)的终端电阻，2 电阻并联后仍是 45 欧姆左右的阻抗，所以在 hub 端看到一个约 800mV 的电压（45 欧姆*17.78mA），这就是 Chirp K 信号（设备发起）。Chirp K 信号的持续时间是 1ms~7ms。

在 hub 端，虽然下达了复位信号，并一直驱动着 SE0，但 USB2.0 的高速接收器一直在检测 Chirp K 信号，如果没有 Chirp K 信号看到，就继续复位操作，直到复位结束，之后就在全速模式下操作。如果只是一个全速的 hub，不支持高速操作，那么该 hub 不理睬设备发送的 Chirp K 信号，之后设备也不会切换到高速模式。




图2.28 USB握手过程

设备发送的 Chirp K 信号结束后 100us 内，hub 必须开始回复一连串的 KJKJKJ....序列，向设备表明这是一个 USB2.0 的 hub。这里的 KJ 序列是连续的，中间不能间断，而且每个 K 或 J 的持续时间在 40us~60us 之间。KJ 序列停止后的 100~500us 内结束复位操作。hub 发送 Chirp KJ 序列的方式和设备一样，通过电流源向差分数据线交替灌 17.78mA 的电流实现。

再回到设备端来。设备检测到 hub 发出的 6 个 Chirp 信号后（3 对 KJ 序列），它必须在 500us 内切换到高速模式。切换动作有：

- 1.断开 1.5k 的上拉电阻。

2.连接 D+/D-上的高速终端电阻（high-speed termination），实际上就是全速/低速差分驱动器。

3.进入默认的高速状态。


执行 1, 2 两步后，USB 信号线上看到的现象就发生了变化了：hub 发送出来的 Chirp KJ 序列幅值降到了原先的一半，400mV。这是因为设备端挂载新的终端电阻后，配上原先 hub 端的终端电阻，并联后的阻抗是 22.5 欧姆。400mV 就是由 $17.78\text{mA} \times 22.5\text{Ohm}$ 得来。以后高速操作的信号幅值就是 400mV 而不像全速/低速那样的 3V。

至此，高速设备与 USB2.0 hub 握手完毕，进行后续的 480Mbps 高速信号通信。

2.12.2 ELF 2 USB 接口介绍

RK3588 芯片内置两个 USB3.0 OTG 控制器（内嵌 2 个 USB2.0 OTG，下图绿色处），1 个 USB3.0 HOST 控制器，2 个 USB2.0 HOST 控制器。

这些控制器与 PHY 的内部复用图如下：



由于 USB3.0 的 OTG 和 USB2.0 的 OTG 是同一个 USB3.0 的控制器，因此 USB3.0 和 USB2.0 的 OTG 只能同时做 Device 或者做 HOST，不能 USB3.0 的 OTG 做 HOST，USB2.0 的 OTG 做 Device 或者 USB3.0 的 OTG 做 Device 而 USB2.0 的 OTG 做 HOST。


USB3_OTG0 和 DP Controller0 通过 USB3.0/DP1.4 的 Combo PHY 组合成一个完整的 TYPEC 口，此 Combo PHY 支持 Display Alter mode，Lane0 和 Lane2 在 DP mode 下做 TX，在 USB mode 下做 RX；TX 和 RX 共享 Lane0 和 Lane2。下表为 USB 与 DP 引脚复用关系：

表 2.7 USB3.0 与 DP 复用关系

USB3.0	DP
TYPECx_SBU1	DP0_AUXP
TYPECx_SBU2	DP0_AUXN
TYPECx_SSRX1N	DP0_TX0N
TYPECx_SSRX1P	DP0_TX0P
TYPECx_SSTX1P	DP0_TX1P

TYPECx_SSTX1N	DP0_TX1N
TYPECx_SSRX2N	DP0_TX2N
TYPECx_SSRX2P	DP0_TX2P
TYPECx_SSTX2P	DP0_TX3P
TYPECx_SSTX2N	DP0_TX3N

这个 USB3.0/DP1.4 的 Combo PHY0 支持 Lane 间的交换（SWAP），因此 TYPEC 标准口配置为 Type-C 4Lane(with DP function)，如下图所示：



原理图见下图 2.29 所示：





图2.29 TYPEC-DP电路

另外，ELF 2 开发板上还使用一颗 USB HUB 芯片将 1 路 USB2.0 HOST（USB2_HOST1_D_P/USB2_HOST1_D_N）转为 4 路，见下图 2.30。

其中两路 USB2.0 分别接到 1 个双排 Type-A 接口供客户使用，每一路可提供最大 0.5A 电流输出并具有限流开关保护功能,见图 2.32。


一路 USB2.0 提供给 USB3.0 Type-A 连接器使用(USB3.0 HOST 控制器由于只有 USB3.0 的 HOST，没有内嵌 USB2.0，若需要组成一个完整的 USB3.0 HOST 接口，需要同 USB2.0 HOST Controller 组合成一个标准的 USB3.0 HOST)，见图 2.31。

剩余一路接入 M.2 E-KEY 连接器供 WIFI&BT 模块使用。

[illegible]

下图是 USB 3.0 Type-A 及 USB2.0 TypeA Double 接口部分的电路:

下图是 USB 3.0 Type-A 及 USB2.0 TypeA Double 接口部分的电路:







图2.32 USB2.0 TypeA Double电路

⚠注意:

- 1.USB 数据线都需要做 90Ω差分阻抗。
- 2.请选择合适的 ESD 器件。

2.12.3 Type-C 正反插识别介绍

下图是 Type-C-DP 接口 CC 协议芯片电路，用来支持 Type-C 正反插识别等功能；

所谓的 Type-C 正反插识别功能，它其实是依靠 USB Type-C 连接器的 CC(Configuration Channel) 管脚用于实现插头方向检测和电源管理。具体来说，USB Type-C 连接器具有两个 CC 管脚：CC1 和 CC2。正反接检测功能的实现主要依赖于这两个 CC 管脚的电压状态。在 USB Type-C 接口中，CC1 和 CC2 分别位于连接器的两侧。当插头插入时，CC 管脚的一侧会与电源(电池或 USB 主机)的 CC 引脚连接，而另一侧未连接。USB 设备和主机都在其 CC 管脚上连接不同的电阻，用于表示设备类型和电源能力。

主机通常在 CC 管脚上连接一个 Pull-Up 电阻(R_p)。

设备通常在其 CC 管脚上连接一个 Pull-Down 电阻(R_d)。

当插入 USB Type-C 线缆时，主机通过检测 CC1 和 CC2 管脚上的电压来确定插入方向。

如果 CC1 管脚检测到电压变化，则表示插头方向为正；如果 CC2 管脚检测到电压变化，则表示插头方向为反。




图2.33 Type-C-DP接口CC协议芯片电路

⚠注意:

- 1.为加强抗静电和浪涌能力,信号上必须预留 ESD 器件,USB2.0 信号的 ESD 寄生电容不得超过 3pF,另外 USB2.0 信号的 DP/DM 串接 2.2ohm 电阻,加强抗静电浪涌能力。
- 2.为抑制电磁辐射,可以考虑在信号线上预留共模电感(Common mode choke),在调试过程中根据实际情况选择使用电阻或者共模电感。
- 3.如果有用 USB2_OTG0_ID 信号,为加强抗静电和浪涌能力,信号上必须预留 ESD 器件,而且串接 100ohm 电阻,不得删减。
- 4.当 HOST 功能时,5V 电源建议增加限流开关,限流大小根据应用需要可调整,限流开关使用 3.3V 的 GPIO 控制,建议 5V 电源增加 22uF 和 100nF 以上的电容滤波;若 USB 口可能接移动硬盘,建议滤波增加电容到 100uF 以上。
- 5.TYPEC 协议要求在 SSTXP/N 线上增加 100nF 交流耦合电容,AC 耦合电容建议使用 0201 封装,更低的 ESR 和 ESL,也可减少线路上的阻抗变化。
- 6.TYPEC 座子所有信号都必须增加 ESD 器件,布局时靠近 USB 连接器放置。对于 SSTXP/N, SSRXP/N 信号,ESD 寄生电容不得超过 0.3pF。
- 7.USB 2.0 控制差分阻抗 $90\Omega \pm 10\%$,差分对内最大时延 $< 10\text{mil}$ 。
- 8.USB 3.0 控制差分阻抗 $90\Omega \pm 10\%$,差分对内最大时延 $< 3\text{mil}$ 。

2.13 RTC




图2.34 RTC电路及电池实物图

ELF 2 板载一个 M.2 E-Key 连接器，可以拓展一个 WIFI&BT 模块。ELF 2 使用 PCIE 接口传输 WIFI 信号，使用 USB2.0 接口传输蓝牙信号，预留 SDIO、PCM、UART 接口但不做使用。





图2.35 M.2 E-Key接口原理

2.15 PCIE 2.0 电路

ELF 2 核心板支持 3 个 PCIE2.0 Combo PHY，数据位 1Lane。2 个 PCIE3.0PHY，数据位 2Lane
ELF 2 使用了两路 PCIE2.0，如下图红框所示：

PCIE20_0_TXP/N 连接到 M.2 E-Key 用于传输 WIFI 数据。

PCIE20_1_TXP/N 连接到 M.2 M-Key 用于外接固态硬盘拓展存储空间。



原理图如下图所示：




图2.36 PCIe2.0电路原理图

PCIe2.0 设计中请注意：

PCIe2.0 接口的 TXP/N 差分信号上串接的 100nF 交流耦合电容，AC 耦合电容建议使用 0201 封装，更低的 ESR 和 ESL，也可减少线路上的阻抗变化。

表 2.8 PCIe2.0 接口匹配设计推荐

信号	连接方式	说明
PCIE20_0/1/2_TXP/TXN	串接 100nF 电容（建议 0201 封装）	PCIe 数据输出
PCIE20_0/1/2_RXP/RXN	直连	PCIe 数据输入
PCIE20_0/1/2_REFCLKP/CLKN	直连	PCIe 参考时钟
PCIE20_CLKREQn	串接 0ohm 电阻	PCIe 参考时钟请求输入（RC 模式）
PCIE20_WAKEn	串接 0ohm 电阻	PCIe 唤醒输入（RC 模式）
PCIE20_PERSTn	串接 0ohm 电阻	PCIe 全局复位输出（RC 模式）
PCIE20_PRSTNT	串接 0ohm 电阻	Add In Card 插入检测输入（RC 模式）

3.数据走线阻抗控制差分 85ohm±10%。

4.时钟走线阻抗控制差分 100ohm±10。

5.差分对内最大时延差<3mil。

6.差分对间间距建议大于等于 4 倍 PCI-E 线宽。

2.16 排针连接器

2.16.1 40Pin 排针连接器

ELF 2 的 40Pin 2.54mm 连接器兼容树莓派 40Pin 连接器。包含了 I2C、SPI、UART 和若干 GPIO。

40Pin

网络标号解释说明:如UART6--UART9--TX

左侧 UART6是3576核心板引脚功能

中间 UART9是3588核心板引脚功能

右侧 TX是底板用作的功能(可为空)




图2.37 40Pin排针连接器原理图

2.16.2 20Pin 排针连接器

ELF 2 额外引出在 40Pin 2.54mm 连接器中不存在的接口或拓展接口, 包括 SARADC、PWM 和 GPIO 等。

20Pin

网络标号解释说明:如UART6--UART9--TX

左侧 UART6是3576核心板引脚功能

中间 UART9是3588核心板引脚功能

右侧 TX是底板用作的功能(可为空)




图2.38 20Pin排针连接器原理图

2.17 Level translator

ELF 2 板载两颗双向电压电平转换器 LSF0204RUTR,用于转换 IIC 总线和 SPI 总线的信号电平。将 1.8V 电平转换成 3.3V 后引到了 40PIN 插针上供大家使用。

LSF0204RUTR 是一款 4 通道双向多电压电平转换器，适用于开漏和推挽应用。该器件是一个通用电平转换器，A 端口为 1.8V 电平信号，B 端口为转换出的 3.3V 电平信号。请注意，为了获得最佳的信号完整性，建议 $V_{ref\ B}$ 比 $V_{ref\ A}$ 高 1.0V。EN 引脚用于激活设备。当 EN 为 HIGH 时，转换器打开。否则，如果 EN 为 LOW，则表示转换器开关关闭，端口之间存在高阻抗状态。请注意，在端口 A 和 B 上需要一个外部 R_{pu} (上拉电阻)用于推挽和开漏应用。对于信号线的上拉电阻值，值越小，驱动电流越大。




图2.39 电平转换器原理图

2.18 PCB 设计

以下为通用 PCB 设计规范：

- 1.无特殊要求的单端信号线按 $50\Omega \pm 10\%$ 走线。
- 2.时钟和高速信号的布线应至少距离板的边缘 250mil，距离开关电源电感、MOS 管至少 500mil。
- 3.时钟要和完整的地平面相邻，必要时做包地处理。
- 4.晶振附近或者下面不要布其他信号线。
- 5.复位信号远离时钟线以及开关电源开关电路。
- 6.不同的总线之间、干扰信号与敏感信号之间应尽量执行 3W 原则。
- 7.差分信号左拐弯右拐弯要一致，进出 pad,via 要对称，如下图 2.40。
- 8.需绕线时，请保持转角段宽度至少为线宽，若无法避免，请确保转角处线宽线距仍然满足规则要求，如下图 2.41。
- 9.芯片电源输入接口需要使用电容进行滤波，电容靠近引脚放置。




图2.40




图2.41

第三章 RK3588 简介

RK3588 是一款采用 ARM 架构的通用型 SoC，集成了四核 Cortex-A76 和四核 Cortex-A55 CPU 的典型大小核架构，GPU 搭载了 G610 MP4 GPU 能流畅运行复杂的图形处理，嵌入式 3D GPU 使 RK3588 完全兼容 OpenGL ES 1.1、2.0 和 3.2，OpenCL 最高 2.2 和 Vulkan1.2。带有 MMU 的特殊 2D 硬件引擎将最大化显示性能并提供非常流畅的操作。以及 6TOPs 算力的 NPU 赋能各类 AI 场景，给复杂场景的本地离线 AI 计算、复杂视频流分析等应用提供了各种可能。内置多种功能强大的嵌入式硬件引擎，支持 8K@60fps 的 H.265 和 VP9 解码器、8K@30fps 的 H.264 解码器和 4K@60fps 的 AV1 解码器；支持 8K@30fps 的 H.264 和 H.265 编码器，高质量的 JPEG 编码器/解码器，专门的图像预处理器和后处理器。

RK3588 还引入了新一代完全基于硬件的最大 4800 万像素 ISP（图像信号处理器），实现了许多算法加速器，如 HDR、3A、LSC、3DNR、2DNR、锐化、dehaze、鱼眼校正、伽马校正等，在图形后期处理方面拥有广泛应用。RK3588 集成了瑞芯微新一代 NPU 处理器，可支持 INT4/INT8/INT16/FP16 混合算，其强大的兼容性，可以轻松转换基于 TensorFlow/MXNet/PyTorch/Caffe 等一系列框架的网络模型。RK3588 具有高性能的 4 通道外部存储器接口（LPDDR4/LPDDR4X/LPDDR5），能够支持苛刻的存储器带宽。

目标应用有：

- 1.信息发布终端。
- 2.智能座舱。
- 3.智慧大屏。
- 4.AR/VR。
- 5.边缘计算。
- 6.高端IPC。
- 7.智能NVR。
- 8.高端平板。
- 9.ARM PC。

.....




图 3.1 RK3588 应用处理器框图

第四章 ELF 2 核心板介绍

4.1 ELF 2 核心板外观图




图 4.1 核心板正面视图




图 4.2 核心板反面视图

4.2 ELF 2 核心板尺寸图

ELF 2 核心板尺寸图如下：




图 4.3 顶层尺寸图




图 4.4 底层尺寸图


结构尺寸：68mm×50mm，尺寸公差±0.15mm；更多详细尺寸请见用户资料 DXF 结构文件。

制版工艺：厚度 1.6mm，10 层沉金 PCB。

连接器：四个 0.4mm 间距，100pin 板对板连接器。连接器尺寸图见附录。

核心板的四角预留了四个直径 2.2mm 的安装孔，产品使用在震动环境的客户可以安装固定螺丝，提高产品连接的可靠性。

用户可以参考开发板设计，在底板使用 M2，L=1.5mm 的贴片螺母，贴片螺母的规格参见下图：



螺纹尺寸	孔深/通孔 +0.1 -0.08	品名	产品编号	长度“L” ±0.1 间隔高度 代码				最小的板厚	A 最大	C 最大	E ±0.1	孔 径 +0.08	最小焊垫
				1.8	2.5	3	5						
M2*0.4	通孔	smts0b	M2	2	3	4	6	1.53	1.53	3.6	5.56	3.73	6.2

4.3 性能参数

4.3.1 系统主频

名称	规格				说明
	最小	典型	最大	单位	
系统主频 Arm® Cortex®-A76	-	-	2400	MHz	-
系统主频 Arm® Cortex®-A55	-	-	1800	MHz	-
系统主频 Arm® Cortex®-M0	-	-	-	-	-

4.3.2 供电参数

参数	引脚标号	规格				说明
		最小	典型	最大	单位	
主电源电压	12V	11.5	12	12.5	V	-

4.3.3 工作环境

参数描述		规格				说明
		最小	典型	最大	单位	
工作温度	工作环境	0	25	+80	℃	商业级
	存储环境	-40	25	+125	℃	
	工作环境	-40	25	+80	℃	工业级
	存储环境	-40	25	+125	℃	
湿度	工作环境	10	-	90	%RH	无凝露
	存储环境	5	-	95	%RH	

4.3.4 核心板接口速度

参数	规格				说明
	最小	典型	最大	单位	
串口通讯速度	-	115200	4M	bps	-

SPI 时钟频率	-	-	50	MHz	-
I2C 通讯速度	-	100	400	Kbps	-
USB3.0 接口速度	-	-	5	Gbps	-
USB2.0 接口速度	-	-	480	Mbps	-
PCIe2.1	-	-	5	Gbps	-
PCIe3.0	-	-	8	Gbps	-

4.3.5 ESD 特性

参数	规格		单位	适用范围
	最小	最大		
ESD HBM(ESDA/JEDEC JS-001-2017)	-2000	2000	V	核心板所有引出信号
ESD CDM(ESDA/JEDEC JS-002-2018)	-250	250	V	核心板所有引出信号

⚠注意:

- 1.以上数据由瑞芯微官方提供。
- 2.核心板所有引出信号均为静电敏感信号，在底板设计时应对接口做好静电防护，并在核心板运输、组装、使用过程中注意做好静电防护。

4.4 核心板接口资源



功能	数量	参数
MIPI DC PHY (DPHY/CPHY)	2	支持 DPHY 或 CPHY; 4 通道 MIPI DPHY V2.0, 每线最高 4.5Gbps; 3 通道 MIPI CPHY V1.1, 每线最高 2.5Gbps;
MIPI CSI DPHY	4	2 通道 MIPI DPHY V1.2, 每线最高 2.5Gbps; 每 2 个 2 通道 DPHY 可合并为一个 4 通道 DPHY 供一个并行显示接口, 支持最高分辨率为 WUXGA (1920 x 1200@60fps, 165MHz 像素时钟)
DVP	1	8/10/12/16-bit 标准 DVP 接口, 最高 150MHz 数据输入; 支持 BT.601/BT.656 和 BT.1120 VI 接口;
HDMI RX	1	支持 3.4Gbps~6Gbps HDMI 2.0; 支持 250Mbps~3.4Gbps HDMI 1.4b; 支持 HDCP2.3 及 HDCP1.4;
HDMI/eDP TX	≤2	支持 2 个 HDMI/eDP TX 组合接口 (HDMI 和 eDP 不能同时工作), 每个接口支持 x1, x2, x4 配置; HDMI 支持 7680x4320@60Hz 分辨率, 支持 3, 6, 8, 10, 12Gbps 带宽, 支持 HDCP2.3; eDP 支持 4K@60Hz 分辨率, 支持 1.62Gbps, 2.7Gbps 以及 5.4Gbps 带宽, 支持 HDCP1.3;
DP TX	2	支持 2 路 DP TX 1.4a 接口, 可连接 USB3.1 Gen1, 支持 1/2/4 通道; 分辨率可达 7680x4320@30Hz; 支持 USB Type-C 下 DP Alt 模式;
MIPI DSI	2	支持 2 个 MIPI DPHY 2.0 或 CPHY 1.1, 分辨率可达 4K@60Hz; 支持左右模式双 MIPI 显示, 支持 RGB/YUV 格式(最高 10bit);



		支持 DSC 1.1-1.2a;
BT.1120 输出	1	支持 RGB 格式 (最高 8bit), 数据速率可达 150MHz; 分辨率高达 1920x1080@60Hz;
I2S	≤4	支持时分复用 (TDM)、Inter-IC Sound (I2C) 以及类似格式; 支持数字音频接口传输 (SPDIF、IEC60958-1 和 AES-3 格式); 支持音频参考输出时钟;
SPDIF	2	支持 2x 16bit 音频数据存储; 支持双相立体声输出;
PDM	2	最高 8 channels, 音频分辨率从 16 ~24 位, 采样率达 192KHz; 支持 PDM 主接收模式;
DSM PWM	1	将音频 PCM 数据进行直接比特流数字编码转换输出 1bit 信号数据流, 输出的数字信号经滤波后可得到音频信号;
Ethernet	2	2 路 GMAC, 提供 RGMII / RMII 接口引出; 支持 10/100/1000Mbps 数据传输速率;
USB3.1 Gen1	3	USB3.1 Gen1 数据速率高达 5Gbps 2 路 USB3.1 OTG, 与 DP TX (USB3OTG_0 and USB3OTG_1)复用, USB3OTG_0 和 USB3OTG_1 支持 USB Type-C 和 DP Alt; 1 路 USB3.1 Host, 与 PIPE PHY2 (USB3OTG_2)复用;
USB 2.0 Host	2	支持两路 USB2.0 Host;
PCIe 2.0	≤3	每 PCIe2.1 接口支持 1 lane, 最高支持 5Gbps 数据速率;
PCIe 3.0	≤4	支持 RC 和 EP, 最高支持 8Gbps 数据速率; 支持 4 种组合方式: 1 路 x4、2 路 x2、4 路 x1、1 路 x2+2 路 x1;
SDMMC	1	集成 1 个 SDMMC 控制器和 1 个 SDIO 控制器, 均可支持 SDIO3.0 协议, 以及 MMC V4.51 协议;
SDIO	1	
SPI	≤5	每个控制器支持两路片选输出; 支持串行主、串行从模式, 软件可配置;
I2C	≤9	支持 7 位和 10 位地址模式; 标准模式数据传输速率可达 100k bits/s, 在快速模式下高达 400k bits/s;
UART	≤10	内置 2 路 64 bit FIFO, 可分别用于 TX 和 RX; 支持 5 位、6 位、7 位、8 位串行数据收发, 波特率高达 4Mbps; 10 路 UART 均支持自动流控模式;
SATA	≤3	拥有 3 个 SATA3.0 控制器, 和 PCIe 以及 USB3_HOST2 控制器复用 PIPE PHY0/1/2; 支持 eSATA, 最高支持 6Gbps 数据速率;
PWM	≤16	最高支持 16 个片上 PWM, 具有基于中断的操作, 支持捕获模式;
ADC	≤8	支持 8 路 12bit 单端输入 SAR-ADC, 采样率高达 1MS/s;

⚠注意: 表中接口数量为硬件设计或 CPU 理论最大值, 其中多数功能引脚为复用关系, 为方便配置请参考 PinMux 表格。

4.5 ELF 2 核心板引脚定义

4.5.1 ELF 2 核心板引脚原理图





4.5.2 FET3588-C 核心板引脚功能说明

- 1.Num: 核心板连接器引脚序号。
- 2.Ball: CPU 引脚球号。
- 3.GPIO: CPU 引脚通用 I/O 口序号。
- 4.Vol: 引脚信号电平。
- 5.信号名称: 核心板连接器网络名称。
- 6.引脚描述: 核心板引脚信号名称描述。
- 7.默认功能: 核心板所有引脚功能均按下表的“默认功能”作了规定, 请勿修改, 否则可能和出厂 驱动冲突。如有疑问, 请及时联系我们的销售或技术支持。
- 8.“默认功能”一栏中标明“底板勿用”的引脚是核心板使用的引脚, 底板设计时不可使用。

表 4.1 RIGHT_DOWN (P1) 连接器接口 (奇) 引脚定义

连接器引脚号	CPU 球号	FET3588-C 核心板引脚功能	ELF 2 开发板 引脚功能	ELF 2 开发板引脚功能描述
P1_1	-	GND	GND	GND
P1_3	AD1	SDMMC_D1	SDMMC0_D1	SD/MMC 接口数据信号 1
P1_5	AD2	SDMMC_D0	SDMMC0_D0	SD/MMC 接口数据信号 0
P1_7	AE1	SDMMC_CLK/MCU_JTAG_TMS_M0	SDMMC0_CLK	SD/MMC 接口时钟信号
P1_9	AE2	SDMMC_CMD/MCU_JTAG_TCK_M0	SDMMC0_CMD	SD/MMC 接口命令信号
P1_11	AF1	SDMMC_D3/JTAG_TMS_M0	SDMMC0_D3	SD/MMC 接口数据信号 3
P1_13	AF2	SDMMC_D2/JTAG_TCK_M0	SDMMC0_D2	SD/MMC 接口数据信号 2
P1_15	-	GND	GND	GND
P1_17	AG1	HDMI0_TX_SBDN/EDP0_TX_AUXN	HDMI_TX_SBD_N	HDMISBD 信号-
P1_19	AG2	HDMI0_TX_SBDP/EDP0_TX_AUXP	HDMI_TX_SBD_P	HDMISBD 信号+
P1_21	-	GND	GND	GND
P1_23	AH2	HDMI0_TX3N_PORT/EDP0_TX_D3N	HDMI_TX_D3_N	HDMI 差分信号 3-
P1_25	AH3	HDMI0_TX3P_PORT/EDP0_TX_D3P	HDMI_TX_D3_P	HDMI 差分信号 3+
P1_27	-	GND	GND	GND
P1_29	AJ1	HDMI0_TX0N_PORT/EDP0_TX_D0N	HDMI_TX_D0_N	HDMI 差分信号 0-
P1_31	AJ2	HDMI0_TX0P_PORT/EDP0_TX_D0P	HDMI_TX_D0_P	HDMI 差分信号 0+
P1_33	-	GND	GND	GND
P1_35	AK2	HDMI0_TX1N_PORT/EDP0_TX_D1N	HDMI_TX_D1_N	HDMI 差分信号 1-

P1_37	AK3	HDMI0_TX1P_PORT/EDP0_TX_D1P	HDMI_TX_D1_P	HDMI 差分信号 1+
P1_39	-	GND	GND	GND
P1_41	AL1	HDMI0_TX2N_PORT/EDP0_TX_D2N	HDMI_TX_D2_N	HDMI 差分信号 2-
P1_43	AL2	HDMI0_TX2P_PORT/EDP0_TX_D2P	HDMI_TX_D2_P	HDMI 差分信号 2+
P1_45	-	GND	GND	GND
P1_47	AP2	HDMI1_TX_SBDN/EDP1_TX_AUXN	-	-
P1_49	AN2	HDMI1_TX_SBDP/EDP1_TX_AUXP	-	-
P1_51	-	GND	GND	GND
P1_53	AN3	HDMI1_TX3N_PORT/EDP1_TX_D3N	-	-
P1_55	AM3	HDMI1_TX3P_PORT/EDP1_TX_D3P	-	-
P1_57	-	GND	GND	GND
P1_59	AP4	HDMI1_TX0N_PORT/EDP1_TX_D0N	-	-
P1_61	AN4	HDMI1_TX0P_PORT/EDP1_TX_D0P	-	-
P1_63	-	GND	GND	GND
P1_65	AN5	HDMI1_TX1N_PORT/EDP1_TX_D1N	-	-
P1_67	AM5	HDMI1_TX1P_PORT/EDP1_TX_D1P	-	-
P1_69	-	GND	GND	GND
P1_71	AP6	HDMI1_TX2N_PORT/EDP1_TX_D2N	-	-
P1_73	AN6	HDMI1_TX2P_PORT/EDP1_TX_D2P	-	-
P1_75	-	GND	GND	GND
P1_77	AP8	TYPEC1_SSRX1N	-	-
P1_79	AN8	TYPEC1_SSRX1P	-	-
P1_81	-	GND	GND	GND
P1_83	AP9	TYPEC1_SSTX1P	-	-
P1_85	AN9	TYPEC1_SSTX1N	-	-
P1_87	-	GND	GND	GND
P1_89	AP10	TYPEC1_SSRX2N	-	-
P1_91	AN10	TYPEC1_SSRX2P	-	-

P1_93	-	GND	GND	GND
P1_95	AP1 1	TYPEC1_SSTX2P	-	-
P1_97	AN1 1	TYPEC1_SSTX2N	-	-
P1_99	-	GND	GND	GND

表 4.2 RIGHT_DOWN (P1) 连接器接口 (偶) 引脚定义

连接器引脚号	CPU球号	FET3588-C 核心板引脚功能	ELF 2 开发板引脚功能	ELF 2 开发板引脚功能描述
P1_2	-	GND	GND	GND
P1_4	AF5	HDMI_RX_CLKN	-	-
P1_6	AF6	HDMI_RX_CLKP	-	-
P1_8	-	GND	GND	GND
P1_10	AG4	HDMI_RX_D0N	-	-
P1_12	AG5	HDMI_RX_D0P	-	-
P1_14	-	GND	GND	GND
P1_16	AH5	HDMI_RX_D1N	-	-
P1_18	AH6	HDMI_RX_D1P	-	-
P1_20	-	GND	GND	GND
P1_22	AJ4	HDMI_RX_D2N	-	-
P1_24	AJ5	HDMI_RX_D2P	-	-
P1_26	-	GND	GND	GND
P1_28	AM1 6	BOOT_SARADC_IN0	SARADC_VIN 0_BOOT	BOOT 启动配置输入
P1_30	AL1 6	SARADC_VIN1	SARADC_VIN 1_RECOVERY	RECOVERY 按键输入
P1_32	AK1 6	SARADC_VIN2	-	-
P1_34	AN1 7	SARADC_VIN3	SARADC_VIN 3_HP_HOOK	耳机插入检测
P1_36	AM1 7	SARADC_VIN4	SARADC_VIN 4	通用 ADC4
P1_38	AK1 5	SARADC_VIN5	SARADC_VIN 5	通用 ADC5
P1_40	AL1 7	SARADC_VIN6	SARADC_VIN 6	通用 ADC6
P1_42	AK1 7	SARADC_VIN7	SARADC_VIN 7	通用 ADC7
P1_44	-	GND	GND	GND
P1_46	AL2 4	GPIO4_B1_u	GPIO2_B0--G PIO4_B1--HD MI_ON	HDMI0_TX 开启信号

P1_48	AK2 6	GPIO4_B0_d	GPIO2_A7--G PIO4_B0--PUP DCTL2	TYPEC0_SBU2 信号
P1_50	AJ27	GPIO4_B6	GPIO2_B5--G PIO4_B6--GPI O	MIPI 摄像头功能 GPIO
P1_52	AK2 4	GPIO4_C1	GPIO4_C0--G PIO4_C1--HD MI_CEC	HDMI CEC 信号
P1_54	AK2 5	GPIO4_B2	GPIO3_A3--G PIO4_B2	20Pin 连接器使用
P1_56	AJ26	GPIO4_B5	-	-
P1_58	AJ25	GPIO4_C0	GPIO4_C3--G PIO4_C0--HD MI_SDA	HDMI 串行数据
P1_60	AL2 6	GPIO4_B4	-	-
P1_62	-	GND	GND	GND
P1_64	AK2 7	GPIO4_A5	-	-
P1_66	AM2 5	GPIO4_B3	GPIO3_A2--G PIO4_B3	20Pin 连接器使用
P1_68	AJ28	GPIO4_B7	GPIO4_C2--G PIO4_B7--HD MI_SCL	HDMI 串行时钟
P1_70	AL2 7	GPIO4_A6	I2C7--I2C5--S CL	I2C5 时钟
P1_72	AM2 7	GPIO4_A7	I2C7--I2C5--S DA	I2C5 数据
P1_74	AL2 8	GPIO4_A4	-	-
P1_76	AM2 9	GPIO4_A2	GPIO2_B3--G PIO4_A2--EN	MIPI 摄像头使能引脚
P1_78	AL2 9	GPIO4_A3	-	-
P1_80	AL3 0	GPIO4_A1	GPIO2_B1--G PIO4_A1--USB _RST	USB HUIB 的复位
P1_82	AK3 0	GPIO4_A0	GPIO2_A6--G PIO4_A0--PUP DCTL1	TYPEC0_SBU1 信号
P1_84	-	GND	GND	GND
P1_86	AK6	USB20_HOST0_DP	-	-

P1_88	AL6	USB20_HOST0_DM	-	-
P1_90	-	GND	GND	GND
P1_92	AL7	USB20_HOST1_DP	USB2_HOST1_D_P	USB20_HOST1 数据+
P1_94	AM7	USB20_HOST1_DM	USB2_HOST1_D_N	USB20_HOST1 数据
P1_96	-	GND	GND	GND
P1_98	AK8	TYPEC1_USB20_OTG_ID	-	-
P1_100	AL8	TYPEC1_USB20_VBUSDET	USB2_OTG1_VBUSDET	TYPEC1_USB20_插入检测

表 4.3 LEFT_DOWN (P2) 连接器接口 (奇) 引脚定义

连接器引脚号	CPU 球号	FET3588-C 核心板引脚功能	ELF 2 开发板引脚功能	ELF 2 开发板引脚功能描述
P2_1	T31	GPIO0_C0	I2C2--I2C2--SDA	I2C2 数据
P2_3	R30	GPIO0_C4	PWM0--PWM2	20Pin 连接器使用
P2_5	P30	GPIO0_C5	PWM1--PWM4	20Pin 连接器使用
P2_7	P29	GPIO0_B5	UART0--UART2--TX_DEBUG	DEBUG 串口发送引脚
P2_9	R29	GPIO0_B6	UART0--UART2--RX_DEBUG	DEBUG 串口发送引脚
P2_11	T28	GPIO0_B7	I2C2--I2C2--SCL	I2C2 时钟
P2_13	T29	GPIO0_C6	PWM0--PWM5	MIPI_DSI 屏幕背光控制 PWM
P2_15	-	GND	GND	GND
P2_17	F25	GPIO1_D7	-	-
P2_19	E25	GPIO1_B5	-	-
P2_21	E24	GPIO1_B4	-	-
P2_23	D25	GPIO1_B1	-	-
P2_25	C25	GPIO1_A7	-	-
P2_27	C24	GPIO1_A6	-	-
P2_29	D26	GPIO1_B2	GPIO0_D3--GPIO1_B2--HP_DET_L	耳机插入检测
P2_31	F26	GPIO1_D0	I2C5--I2C7--SCL	I2C7 时钟
P2_33	F27	GPIO1_D1	I2C5--I2C7--SDA	I2C7 数据
P2_35	G27	GPIO1_C1	I2C3--I2C3--SCL	I2C3 时钟
P2_37	F24	GPIO1_D6	-	-
P2_39	F28	GPIO1_D2	-	-
P2_41	E27	GPIO1_B7	-	-
P2_43	G29	GPIO1_C0	I2C3--I2C3--SDA	I2C3 数据
P2_45	E26	GPIO1_B6	-	-
P2_47	D27	GPIO1_B3	-	-
P2_49	E29	GPIO1_C7	I2S1--I2S0--SDO0	音频信号数据发送信号
P2_51	D29	GPIO1_C6	GPIO3_D6--GPIO1_C6--CAM1_nRST	MIPI 摄像头复位信号

P2_53	D30	GPIO1_C5	I2S1--I2S0--LRCK	音频接口左右声道控制信号
P2_55	E31	GPIO1_C3	I2S1--I2S0--SCLK	音频信号位时钟
P2_57	G26	GPIO1_D5	-	-
P2_59	D28	GPIO1_D4	I2S1--I2S0--SDIO	音频信号数据接收信号
P2_61	E28	GPIO1_D3	GPIO4_B1--GPIO1_D3--CAM1_PWRDN	MIPI 摄像头供电使能引脚
P2_63	-	-	-	-
P2_65	F30	GPIO1_C2	I2S1--I2S0--MCLK	音频信号主时钟
P2_67	B25	GPIO1_A4	-	-
P2_69	A24	GPIO1_A0	SPI1--SPI4--MISO	SPI 信号 MISO 引脚
P2_71	B26	GPIO1_A5	GPIO4_C1--GPIO1_A5--HPDIN	HDMI 接口热插拔检测
P2_73	A25	GPIO1_A1	SPI1--SPI4--MOSI	SPI 信号 MOSI 引脚
P2_75	C27	GPIO1_B0	GPIO0_A5--GPIO1_B0--TYPEC0_INT	CC 芯片中断引脚
P2_77	A26	GPIO1_A2	SPI1--SPI4--CLK	SPI 信号时钟引脚
P2_79	A27	GPIO1_A3	SPI1--SPI4--CS	SPI 信号片选引脚
P2_81	-	GND	GND	GND
P2_83	G31	PCIE20_2_RE FCLKP	-	-
P2_85	G30	PCIE20_2_RE FCLKN	-	-
P2_87	-	GND	GND	GND
P2_89	H30	PCIE20_2_TX P/SATA30_2_TXP	USB3_HOST1_SSTX_P	USB3.0 发送差分+
P2_91	H29	PCIE20_2_TX N/SATA30_2_TXN	USB3_HOST1_SSTX_N	USB3.0 发送差分-
P2_93	-	GND	GND	GND
P2_95	J31	PCIE20_2_RX P/SATA30_2_RXP	USB3_HOST1_SSRX_P	USB3.0 接收差分+
P2_97	J30	PCIE20_2_RX N/SATA30_2_RXN	USB3_HOST1_SSRX_N	USB3.0 接收差分-
P2_99	-	GND	GND	GND

表 4.4 LEFT_DOWN (P2) 连接器接口 (偶) 引脚定义

连接器 引脚号	CPU 球号	FET3588-C 核心板引脚功能	ELF 2 开发板引脚功能	ELF 2 开发板引脚功能描述
P2_2	-	GND	GND	GND

P2_4	A28	PCIE30_PORT1_REFCLKP_I N	PCIE30_PORT1_R EFCLK_IN_P	不做使用
P2_6	B28	PCIE30_PORT1_REFCLKN_I N	PCIE30_PORT1_R EFCLK_IN_N	不做使用
P2_8	-	GND	GND	GND
P2_10	B31	PCIE30_PORT1_TX3N	-	-
P2_12	C31	PCIE30_PORT1_TX3P	-	-
P2_14	-	GND	GND	GND
P2_16	A30	PCIE30_PORT1_TX2N	-	-
P2_18	B30	PCIE30_PORT1_TX2P	-	-
P2_20	-	GND	GND	GND
P2_22	B31	PCIE30_PORT1_RX3N	-	-
P2_24	C31	PCIE30_PORT1_RX3P	-	-
P2_26	-	GND	GND	GND
P2_28	A32	PCIE30_PORT1_RX2N	-	-
P2_30	B32	PCIE30_PORT1_RX2P	-	-
P2_32	-	GND	GND	GND
P2_34	C34	PCIE30_PORT0_TX1N	-	-
P2_36	C33	PCIE30_PORT0_TX1P	-	-
P2_38	-	GND	GND	GND
P2_40	D33	PCIE30_PORT0_TX0N	-	-
P2_42	D32	PCIE30_PORT0_TX0P	-	-
P2_44	-	GND	GND	GND
P2_46	E34	PCIE30_PORT0_REFCLKN_I N	PCIE30_PORT0_R EFCLK_IN_N	不做使用
P2_48	E33	PCIE30_PORT0_REFCLKP_I N	PCIE30_PORT0_R EFCLK_IN_P	不做使用
P2_50	-	GND	GND	GND
P2_52	F33	PCIE30_PORT0_RX1N	-	-
P2_54	F32	PCIE30_PORT0_RX1P	-	-
P2_56	-	GND	GND	GND
P2_58	G34	PCIE30_PORT0_RX0N	-	-
P2_60	G33	PCIE30_PORT0_RX0P	-	-
P2_62	-	GND	GND	GND
P2_64	H33	PCIE20_1_REFCLKN	PCIE0_REFCLK_N	PCIE2.0 时钟输入-
P2_66	H32	PCIE20_1_REFCLKP	PCIE0_REFCLK_P	PCIE2.0 时钟输入+
P2_68	-	GND	GND	GND
P2_70	J34	PCIE20_1_RXN/SATA30_1_R XN	PCIE0_RX_N	PCIE2.0 数据接收-
P2_72	J33	PCIE20_1_RXP/SATA30_1_R XP	PCIE0_RX_P	PCIE2.0 数据接收+
P2_74	-	GND	GND	GND
P2_76	H29	PCIE20_1_TXN/SATA30_1_T	PCIE0_TX_N	PCIE2.0 数据发送-

		XN		
P2_78	K33	PCIE20_1_TXP/SATA30_1_TXP	PCIE0_TX_P	PCIE2.0 数据发送+
P2_80	-	GND	GND	GND
P2_82	L33	PCIE20_0_REFCLK_N	PCIE20_0_REFCLK_N	PCIE2.0 时钟输入-
P2_84	L32	PCIE20_0_REFCLK_P	PCIE20_0_REFCLK_P	PCIE2.0 时钟输入+
P2_86	-	GND	GND	GND
P2_88	M33	PCIE20_0_TXN/SATA30_0_TXN	PCIE20_0_TX_N	PCIE2.0 数据发送-
P2_90	M34	PCIE20_0_TXP/SATA30_0_TXP	PCIE20_0_TX_P	PCIE2.0 数据发送+
P2_92	-	GND	GND	GND
P2_94	N34	PCIE20_0_RXN/SATA30_0_RXN	PCIE20_0_RX_N	PCIE2.0 数据接收-
P2_96	N33	PCIE20_0_RXP/SATA30_0_RXP	PCIE20_0_RX_P	PCIE2.0 数据接收+
P2_98	-	GND	GND	GND
P2_100	M31	RESET_L	RESET_L	核心板复位信号

表 4.5 RIGHT_UP (P3) 连接器接口 (奇) 引脚定义

连接器引脚号	CPU 球号	FET3588-C 核心板引脚功能	ELF 2 开发板引脚功能	ELF 2 开发板引脚功能描述
P3_1	-	GND	GND	GND
P3_3	AP1_3	TYPEC0_SSRX1N	USB3_OTG0_SSRX1_N	TYPEC0 接收差分信号 1-
P3_5	AN1_3	TYPEC0_SSRX1P	USB3_OTG0_SSRX1_P	TYPEC0 接收差分信号 1+
P3_7	-	GND	GND	GND
P3_9	AP1_4	TYPEC0_SSTX1P	USB3_OTG0_SSTX1_P	TYPEC0 发送差分信号 1+
P3_11	AN1_4	TYPEC0_SSTX1N	USB3_OTG0_SSTX1_N	TYPEC0 发送差分信号 1-
P3_13	-	GND	GND	GND
P3_15	AP1_5	TYPEC0_SSRX2N	USB3_OTG0_SSRX2_N	TYPEC0 接收差分信号 2-
P3_17	AN1_5	TYPEC0_SSRX2P	USB3_OTG0_SSRX2_P	TYPEC0 接收差分信号 2+
P3_19	-	GND	GND	GND
P3_21	AP1_6	TYPEC0_SSTX2P	USB3_OTG0_SSTX2_P	TYPEC0 发送差分信号 2+
P3_23	AN1	TYPEC0_SSTX2N	USB3_OTG0_SSTX2_N	TYPEC0 发送差分信号

	6			2-
P3_25	-	GND	GND	GND
P3_27	AP1 8	MIPI_DPHY1_TX_D0 N	SDMMC1_D1_M0	不做使用
P3_29	AN1 8	MIPI_DPHY1_TX_D0 P	SDMMC1_D0_M0	不做使用
P3_31	-	GND	GND	GND
P3_33	AP1 9	MIPI_DPHY1_TX_D1 N	SDMMC1_CLK_M0	不做使用
P3_35	AN1 9	MIPI_DPHY1_TX_D1 P	SDMMC1_CMD_M0	不做使用
P3_37	-	GND	GND	GND
P3_39	AP2 0	MIPI_DPHY1_TX_CL KN	SDMMC1_D3_M0	不做使用
P3_41	AN2 0	MIPI_DPHY1_TX_CL KP	SDMMC1_D2_M0	不做使用
P3_43	-	GND	GND	GND
P3_45	AP2 1	MIPI_DPHY1_TX_D2 N	I2S2_SDO_M0	不做使用
P3_47	AN2 1	MIPI_DPHY1_TX_D2 P	I2S2_SCLK_M0	不做使用
P3_49	-	GND	GND	GND
P3_51	AP2 2	MIPI_DPHY1_TX_D3 N	I2S2_LRCK_M0	不做使用
P3_53	AN2 2	MIPI_DPHY1_TX_D3 P	I2S2_SDI_M0	不做使用
P3_55	-	GND	GND	GND
P3_57	AP2 4	MIPI_DPHY0_TX_D0 N	MIPI_DPHY_DSI_TX_D0 _N	MIPI_DPHY 0 发送数 据 0-
P3_59	AN2 4	MIPI_DPHY0_TX_D0 P	MIPI_DPHY_DSI_TX_D0 _P	MIPI_DPHY 0 发送数 据 0+
P3_61	-	GND	GND	GND
P3_63	AP2 5	MIPI_DPHY0_TX_D1 N	MIPI_DPHY_DSI_TX_D1 _N	MIPI_DPHY 0 发送数 据 1-
P3_65	AN1 9	MIPI_DPHY0_TX_D1 P	MIPI_DPHY_DSI_TX_D1 _P	MIPI_DPHY 0 发送数 据 1+
P3_67	-	GND	GND	GND
P3_69	AP2 6	MIPI_DPHY0_TX_CL KN	MIPI_DPHY_DSI_TX_CL K_N	MIPI_DPHY 0 发送时 钟-
P3_71	AN2 6	MIPI_DPHY0_TX_CL KP	MIPI_DPHY_DSI_TX_CL K_P	MIPI_DPHY 0 发送时 钟+
P3_73	-	GND	GND	GND
P3_75	AP2	MIPI_DPHY0_TX_D2	MIPI_DPHY_DSI_TX_D2	MIPI_DPHY 0 发送数

	1	N	_N	据 2-
P3_77	AN2 1	MIPI_DPHY0_TX_D2 P	MIPI_DPHY_DSI_TX_D2 _P	MIPI_DPHY 0 发送数 据 2+
P3_79	-	GND	GND	GND
P3_81	AP2 2	MIPI_DPHY0_TX_D3 N	MIPI_DPHY_DSI_TX_D3 _N	MIPI_DPHY 0 发送数 据 3-
P3_83	AN2 2	MIPI_DPHY0_TX_D3 P	MIPI_DPHY_DSI_TX_D3 _P	MIPI_DPHY 0 发送数 据 3+
P3_85	-	GND	GND	GND
P3_87	0	CARRIER_BOARD_ EN	CARRIER_EN	5V 电源使能
P3_89	-	GND	GND	GND
P3_91	0	VCC12V_DCIN	VCC12V_DCIN	12V 电源输入
P3_93	0	VCC12V_DCIN	VCC12V_DCIN	12V 电源输入
P3_95	0	VCC12V_DCIN	VCC12V_DCIN	12V 电源输入
P3_97	0	VCC12V_DCIN	VCC12V_DCIN	12V 电源输入
P3_99	0	VCC12V_DCIN	VCC12V_DCIN	12V 电源输入

表 4.6 RIGHT_UP (P3) 连接器接口 (偶) 引脚定义

连接器引脚号	CPU 球号	FET3588-C 核心板引脚功 能	ELF 2 开发板引脚功能	ELF 2 开发板引脚功能描 述
P3_2	-	GND	GND	GND
P3_4	AL9	TYPEC1_OTG_DM	-	-
P3_6	AK9	TYPEC1_OTG_DP	-	-
P3_8	AL1 0	TYPEC1_SBU1	-	-
P3_10	AM1 0	TYPEC1_SBU2	-	-
P3_12	-	GND	GND	GND
P3_14	AL1 4	TYPEC0_USB20_OTG_I D	-	-
P3_16	AM1 4	TYPEC0_USB20_VBUS DET	USB2_OTG0_VBUS DET	TYPEC0_USB20 电源 检测
P3_18	AM1 2	TYPEC0_OTG_DM	USB2_OTG0_D_N	TYPEC0 数据-
P3_20	AL1 2	TYPEC0_OTG_DP	USB2_OTG0_D_P	TYPEC0 数据+
P3_22	AL1 5	TYPEC0_SBU1	DP_TX_AUX_P	TYPEC0_SBU1 信号
P3_24	AM1 5	TYPEC0_SBU2	DP_TX_AUX_N	TYPEC0_SBU2 信号
P3_26	-	GND	GND	GND
P3_28	AK1	MIPI_DPHY1_RX_D0P	UART4_TX_M1	不做使用

	8			
P3_30	AL1 8	MIPI_DPHY1_RX_D0N	UART4_RX_M1	不做使用
P3_32	-	GND	GND	GND
P3_34	AK1 9	MIPI_DPHY1_RX_D1P	UART4_RTSN_M1	不做使用
P3_36	AL1 9	MIPI_DPHY1_RX_D1N	UART4_CTSN_M1	不做使用
P3_38	-	GND	GND	GND
P3_40	AK2 0	MIPI_DPHY1_RX_CLKP	-	-
P3_42	AL2 0	MIPI_DPHY1_RX_CLKN	-	-
P3_44	-	GND	GND	GND
P3_46	AK2 1	MIPI_DPHY1_RX_D2P	-	-
P3_48	AL2 1	MIPI_DPHY1_RX_D2N	-	-
P3_50	-	GND	GND	GND
P3_52	AK2 2	MIPI_DPHY1_RX_D3P	-	-
P3_54	AL2 2	MIPI_DPHY1_RX_D3N	-	-
P3_56	-	GND	GND	GND
P3_58	AN2 9	MIPI_DPHY0_RX_D0P	MIPI_DPHY_CSI0_ RX_D0_P	MIPI_DPHY 0 接收数据 0+
P3_60	AP2 9	MIPI_DPHY0_RX_D0N	MIPI_DPHY_CSI0_ RX_D0_N	MIPI_DPHY 0 接收数据 0-
P3_62	-	GND	GND	GND
P3_64	AN3 0	MIPI_DPHY0_RX_D1P	MIPI_DPHY_CSI0_ RX_D1_P	MIPI_DPHY 0 接收数据 1+
P3_66	AP3 0	MIPI_DPHY0_RX_D1N	MIPI_DPHY_CSI0_ RX_D1_N	MIPI_DPHY 0 接收数据 1-
P3_68	-	GND	GND	GND
P3_70	AN3 2	MIPI_DPHY0_RX_CLKP	MIPI_DPHY_CSI0_ RX_CLK_P	MIPI_DPHY 0 接收时钟 +
P3_72	AP3 1	MIPI_DPHY0_RX_CLKN	MIPI_DPHY_CSI0_ RX_CLK_N	MIPI_DPHY 0 接收时钟-
P3_74	-	GND	GND	GND
P3_76	AN3 3	MIPI_DPHY0_RX_D2P	MIPI_DPHY_CSI0_ RX_D2_P	MIPI_DPHY 0 接收数据 2+
P3_78	AP3 2	MIPI_DPHY0_RX_D2N	MIPI_DPHY_CSI0_ RX_D2_N	MIPI_DPHY 0 接收数据 2-

P3_80	-	GND	GND	GND
P3_82	AN3 4	MIPI_DPHY0_RX_D3P	MIPI_DPHY_CSI0_ RX_D3_P	MIPI_DPHY 0 接收数据 3+
P3_84	AP3 3	MIPI_DPHY0_RX_D3N	MIPI_DPHY_CSI0_ RX_D3_N	MIPI_DPHY 0 接收数据 3-
P3_86	-	GND	GND	GND
P3_88	0	PWRON_L	-	-
P3_90	P31	GPIO0_A4	SDMMC0_DET_L	TF 卡插入检测信号
P3_92	L30	GPIO0_B0	GMAC0_RESET	GMAC0 复位
P3_94	L29	GPIO0_B3	GMAC0_INT	GMAC0 中断
P3_96	-	GND	GND	GND
P3_98	0	VCC12V_DCIN	VCC12V_DCIN	12V 电源输入
P3_100	0	VCC12V_DCIN	VCC12V_DCIN	12V 电源输入

表 4.7 LEFT_UP (P4) 连接器接口 (奇) 引脚定义

连接器引脚号	CPU 球号	FET3588-C 核心 板引脚功能	ELF 2 开发板引脚功能	ELF 2 开发板引脚 功能描述
P4_1	Y29	GPIO3_C0	GPIO0_C5--GPIO3_C0--MIPI_DS I_INT	MIPI_DSI 中断
P4_3	Y27	GPIO3_C1	-	-
P4_5	Y30	GMAC1_MDIO	GPIO2_D5--GPIO3_C3	40Pin 连接器使用
P4_7	Y31	GMAC1_MDC	GPIO2_D4--GPIO3_C2	40Pin 连接器使用
P4_9	AA28	GPIO3_B7	GPIO0_D0--GPIO3_B7--MIPI_DS I_RESET	MIPI_DSI 复位
P4_11	AH2 4	GPIO3_D0	-	-
P4_13	-	GND	GND	GND
P4_15	AG2 3	GPIO3_D1	-	-
P4_17	AG2 4	GPIO3_D3	GPIO4_C6--GPIO3_D3	40Pin 连接器使用
P4_19	AG2 5	GPIO3_D2	GPIO4_C7--GPIO3_D2	40Pin 连接器使用
P4_21	AB28	GPIO3_D5	UART6--UART9--TX	UART9 发送
P4_23	AA27	GPIO3_D4	UART6--UART9--RX	UART9 接收
P4_25	AG2 6	GPIO3_C6	-	-
P4_27	-	GND	GND	GND
P4_29	AH2 5	GPIO3_C5	GPIO4_A4--GPIO3_C5	20Pin 连接器使用
P4_31	AH2 6	GPIO3_C4	GPIO4_A6--GPIO3_C4	20Pin 连接器使用
P4_33	AJ24	GPIO3_C7	GPIO0_B6--GPIO3_C7--TF_PW	TF 卡供电控制

			R	
P4_35	AH2 7	ETH1_REFCLKO _25M	GPIO2_D6--GPIO3_A6	40Pin 连接器使用
P4_37	AE29	GMAC1_MCLKIN OUT	GPIO2_D7--GPIO3_B6	40Pin 连接器使用
P4_39	AE28	GPIO3_B2	GPIO0_C6--GPIO3_B2--MIPI_DS I_EN	MIPI_DSI 使能信 号
P4_41	-	GND	GND	GND
P4_43	AB31	GPIO2_B4	I2C4--I2C4--SDA	I2C4 数据
P4_45	AB30	GPIO2_B5	I2C4--I2C4--SCL	I2C4 时钟
P4_47	AB33	GMAC0_MDIO	GMAC0_MDIO_M0	GMAC0 串行管理 数据
P4_49	AB34	GMAC0_MDC	GMAC0_MDC_M0	GMAC0 串行管理 时钟
P4_51	-	GND	GND	GND
P4_53	AC3 0	GPIO2_C4	-	-
P4_55	AE30	GPIO2_C5	-	-
P4_57	AD3 0	ETH0_REFCLKO _25M	-	-
P4_59	AF33	GPIO4_C6	-	-
P4_61	AF34	GMAC0_MCLKIN OUT	-	-
P4_63	-	GND	GND	GND
P4_65	AG3 4	MIPI_CSI1_RX_ D0N	-	-
P4_67	AG3 3	MIPI_CSI1_RX_ D0P	-	-
P4_69	-	GND	GND	GND
P4_71	AH3 4	MIPI_CSI1_RX_ D1N	-	-
P4_73	AH3 3	MIPI_CSI1_RX_ D1P	-	-
P4_75	-	GND	GND	GND
P4_77	AJ34	MIPI_CSI1_RX_ CLK0N	-	-
P4_79	AJ33	MIPI_CSI1_RX_ CLK0P	-	-
P4_81	-	GND	GND	GND
P4_83	AK34	MIPI_CSI1_RX_ D2N	MIPI_DPHY_CSI2_RX_D0_N	CSI2 数据接收 0-
P4_85	AK34	MIPI_CSI1_RX_ D2P	MIPI_DPHY_CSI2_RX_D0_P	CSI2 数据接收 0+

P4_87	-	GND	GND	GND
P4_89	AL34	MIPI_CSI1_RX_D3N	MIPI_DPHY_CSI2_RX_D1_N	CSI2 数据接收 1-
P4_91	AL33	MIPI_CSI1_RX_D3P	MIPI_DPHY_CSI2_RX_D1_P	CSI2 数据接收 1+
P4_93	-	GND	GND	GND
P4_95	AM3 4	MIPI_CSI1_RX_CLK1N	MIPI_DPHY_CSI2_RX_CLK_N	CSI2 时钟 -
P4_97	AM3 3	MIPI_CSI1_RX_CLK1P	MIPI_DPHY_CSI2_RX_CLK_P	CSI2 时钟+
P4_99	-	GND	GND	GND

表 4.8 LEFT_UP (P4) 连接器接口 (偶) 引脚定义

连接器引脚号	CPU 球号	FET3588-C 核心板引脚功能	ELF 2 开发板引脚功能	ELF 2 开发板引脚功能描述
P4_2	V31	GPIO0_C7	-	-
P4_4	W31	GPIO0_D0	GPIO0_D1--GPIO0_D0--PWREN	TYPE-C-DP 对外供电使能
P4_6	U33	GPIO0_D3	-	-
P4_8	-	GND	GND	GND
P4_10	AC3 4	GMAC0_TXD3	GMAC0_TXD3_M0	GMAC0 数据发送 3
P4_12	AC3 3	GMAC0_TXD2	GMAC0_TXD2_M0	GMAC0 数据发送 2
P4_14	AD3 4	GMAC0_TXD1	GMAC0_TXD1_M0	GMAC0 数据发送 1
P4_16	AD3 3	GMAC0_TXD0	GMAC0_TXD0_M0	GMAC0 数据发送 0
P4_18	AE3 4	GMAC0_TXEN	GMAC0_TXCTL_M0	GMAC0 发送控制
P4_20	AE3 3	GMAC0_TXCLK	GMAC0_TXCLK_M0	GMAC0 发送时钟
P4_22	-	GND	GND	GND
P4_24	AC3 1	GMAC0_RXD3	GMAC0_RXD3_M0	GMAC0 接收数据 3
P4_26	AC3 2	GMAC0_RXD2	GMAC0_RXD2_M0	GMAC0 接收数据 2
P4_28	AD3 1	GMAC0_RXD1	GMAC0_RXD1_M0	GMAC0 接收数据 1
P4_30	AD3 2	GMAC0_RXD0	GMAC0_RXD0_M0	GMAC0 接收数据 0
P4_32	AE3 1	GMAC0_RXDV_CRS	GMAC0_RXCTL_M0	GMAC0 接收控制


P4_34	AE3 2	GMAC0_RXCLK	GMAC0_RXCLK_M0	GMAC0 接收时钟
P4_36	-	GND	GND	GND
P4_38	AA3 0	GMAC1_TXD3	GPIO2_C4--GPIO3_A1	40Pin 连接器使用
P4_40	AA2 9	GMAC1_TXD2	GPIO2_C3--GPIO3_A0	40Pin 连接器使用
P4_42	AC2 9	GMAC1_TXD1	GPIO2_C7--GPIO3_B4	40Pin 连接器使用
P4_44	AC2 8	GMAC1_TXD0	GPIO2_C6--GPIO3_B3	40Pin 连接器使用
P4_46	AD2 9	GMAC1_TXEN	GPIO2_D0--GPIO3_B5	40Pin 连接器使用
P4_48	AD2 8	GMAC1_TXCLK	GPIO2_C5--GPIO3_A4	40Pin 连接器使用
P4_50	-	GND	GND	GND
P4_52	AE2 7	GMAC1_RXD3	GPIO2_C1--GPIO3_A3	40Pin 连接器使用
P4_54	AD2 7	GMAC1_RXD2	GPIO2_C0--GPIO3_A2	40Pin 连接器使用
P4_56	AG2 8	GMAC1_RXD1	GPIO2_D2--GPIO3_B0	40Pin 连接器使用
P4_58	AG2 9	GMAC1_RXD0	GPIO2_D1--GPIO3_A7	40Pin 连接器使用
P4_60	AH2 9	GMAC1_RXDV_CRS	GPIO2_D3--GPIO3_B1	40Pin 连接器使用
P4_62	AH3 0	GMAC1_RXCLK	GPIO2_C2--GPIO3_A5	40Pin 连接器使用
P4_64	-	GND	GND	GND
P4_66	AG3 1	MIPI_CSI0_RX_D0P	-	-
P4_68	AG3 2	MIPI_CSI0_RX_D0N	-	-
P4_70	-	GND	GND	GND
P4_72	AH3 1	MIPI_CSI0_RX_D1P	-	-
P4_74	AH3 2	MIPI_CSI0_RX_D1N	-	-
P4_76	-	GND	GND	GND
P4_78	AJ31	MIPI_CSI0_RX_CLK0P	-	-
P4_80	AJ32	MIPI_CSI0_RX_CLK0N	-	-
P4_82	-	GND	GND	GND
P4_84	AK3	MIPI_CSI0_RX_D2P	-	-

	1			
P4_86	AK3 2	MIPI_CSI0_RX_D2N	-	-
P4_88	-	GND	GND	GND
P4_90	AL31	MIPI_CSI0_RX_D3P	-	-
P4_92	AL32	MIPI_CSI0_RX_D3N	-	-
P4_94	-	GND	GND	GND
P4_96	AM3 4	MIPI_CSI0_RX_CLK1P	-	-
P4_98	AM3 3	MIPI_CSI0_RX_CLK1N	-	-
P4_100	-	GND	GND	GND

第五章 ELF 2 嵌入式开发平台介绍


5.1 ELF 2 开发板接口图

ELF 2开发平台核心板和底板采用接插件的连接方式，主要接口如下图所示：



5.2 ELF 2 开发板尺寸图

ELF 2 开发板尺寸图如下：



机械图纸中，不标明时单位默认都是 mm。

底板 PCB 尺寸：120mm×75mm，更多详细尺寸请见用户资料 dxf 文件。

固定孔尺寸：间距：90.6mm×68mm，孔径：3.2mm。

制版工艺：厚度 1.6mm，4 层 PCB。

电源电压：直流 12V。

5.3 底板资源

功能	数量	参数
MIPI CSI	2	1 x MIPI DPHY V2.0 4lanes 接口，每 lane 最高支持 4.5Gbps；通过 1 个 26Pin FPC 座引出，默认挂载 OV13855 摄像头； 1 xMIPI DPHY V1.2 2lanes 接口，每 lane 最高支持 2.5Gbps；通过 1 个 15Pin FPC 座引出，支持树莓派 15Pin 摄像头；
MIPI DSI	1	MIPI 接口支持 4 lanes 输出，最高分辨率为 4K@60Hz； 适配 7 吋 MIPI 屏，分辨率为 1024x 600@30fps；
HDMI TX	1	通过标准 HDMI 插座引出； HDMI v2.1 最高支持 7680×4320@60Hz；
DP TX	1	1 个 DP 接口与 USB3.1 Gen1 结合使用，通过 Type-C 接口引出； DisplayPort v1.4 最高支持 7680×4320@30Hz；

USB3.1 Gen1	1	通过 Type-C 接口引出； 与 DP TX 结合使用；
USB3.0	1	通过 Type-A 连接器引出；
USB2.0 Host	2	通过 1 个双排 Type-A USB 接口引出； 支持高速(480Mbps)、全速(12Mbps)和低速(1.5Mbps)3 种模式；
PCIe2.0	2	一个通过 M.2 M-KEY 接口引出，支持 2280 尺寸固态硬盘； 一个通过 M.2 E-KEY 连接器引出，支持外接 WIFI 蓝牙模块；
Ethernet	1	通过 1 个 RJ45 接口引出； 支持 10/100/1000 Mbps 数据传输速率；
TF 卡	1	可插入 TF 卡，速率达 150MHz，支持 SDR104 模式；
Audio	1	板载 Codec 芯片，支持耳机输出、MIC 输入及 Speaker 输出等功能；
Debug	1	板载 Type-C 连接器，使用 Type-C 数据线可直接调试开发板；
UART	1	40Pin 排针包含； 波特率高达 4Mbps；
WIFI&BT	1	板载 M.2 E-KEY 连接器，支持外接 WIFI 蓝牙模块， 包含 USB2.0 和 PCIE2.0 接口；
ADC	4	20Pin 排针包含，通过 2.54mm 间距排针引出； 12bit 单端输入 SAR-ADC，采样率高达 1MS/s；
RTC	1	板载 RTC 芯片，外接电池插座；
GPIO	若干	40Pin 和 20Pin 排针均包含； 排针内引出 5V 和 3.3V 电源；
40Pin	1	包含 GPIO、SPI、I2C、UART 等接口，同时预留 5V 和 3.3V 电源输出；
20Pin	1	包含 GPIO、ADC、PWM 等接口，同时预留 5V 和 3.3V 电源输出；

⚠注意：



1.表中参数为硬件设计或 CPU 理论值。

附录一 连接器尺寸图


核心板连接器尺寸规格如下：

A=21.52mm、B=19.6mm、C=3.2mm、Contacts=100

Header





Recommended PCB layout




对应底板连接器尺寸规格如下：

A=22.6mm、B=19.6mm、C=3.2mm、D=1.45mm、Contacts=100


■ Receptacle (Stacking height 1.5mm)



◆ Recommended PCB layout



DF40C(Without reinforcing metal fitting)



DF40B(With reinforcing metal fitting)

附录二 ELF 2 开发板整机功耗表

硬件条件	测试项目	供电电压 (V)	工作电流	
			瞬时峰值 (A)	稳定值 (A)
开发板整板	无负载上电启动峰值	12	0.3095	—
	不接显示无操作	12	—	0.1561
	带 7 吋屏无操作	12	—	0.3358
	带 7 吋屏+CPU 占用 100%+内存占用 50%+OpenGL 性能测试工具	12	—	0.6908
	带 7 吋屏+系统进入休眠状态	12	—	TBD

⚠注意:

- 1.峰值电流: 启动过程中的最大电流值。
- 2.稳定值电流: 启动后停留在开机界面时的电流值。

声明

本手册版权归保定飞凌嵌入式技术有限公司所有。未经本公司的书面许可，任何单位和个人无权以任何形式复制、传播、转载本手册的任何部分，违者将被追究法律责任。

保定飞凌嵌入式有限公司所提供的所有服务内容旨在协助用户加速产品的研发进度，在服务过程中所提供的任何程序、文档、测试结果、方案、支持等资料和信息，都仅供参考，用户有权不使用或自行参考修改，本公司不提供任何的完整性、可靠性等保证，若在使用使用过程中因任何原因造成的特别的、偶然的或间接的损失，本公司不承担任何责任。

更多帮助

注意事项与维护

- 请勿带电插拔核心板及外围模块！
- 请遵循所有标注在产品上的警示和指引信息。
- 请保持本产品干燥。如果不慎被任何液体泼溅或浸润，请立刻断电并充分晾干。
- 使用中注意本产品的通风散热，避免温度过高造成元器件损坏。
- 请勿在多尘、脏乱的环境中使用或存放本产品。
- 请勿将本产品应用在冷热交替环境中，避免结露损坏元器件。
- 请勿粗暴对待本产品，跌落、敲打或剧烈晃动都可能损坏线路及元器件。
- 请勿使用有机溶剂或腐蚀性液体清洗本产品。
- 请勿自行修理、拆卸本公司产品，如产品出现故障请及时联系本公司进行维修。
- 擅自修改或使用未经授权的配件可能损坏本产品，由此造成的损坏将不予以保修。



更新通知与学习资源

ElfBoard 产品相关资料会持续完善和更新，本手册内容也会及时跟进。请在使用这些资料时，确保它们为最新版本；最新的资料更新通知可通过微信公众号获取，课程视频和嵌入式知识科普则可以在抖音、哔哩哔哩等平台观看，以帮助大家更好地了解和使用 ElfBoard 产品。



官方公众号



官方抖音



哔哩哔哩

资料获取

1. 请登录 ElfBoard 官网“www.elfboard.com”，进入“资料”专区进行下载；
2. 下载前请阅读《用户资料极速下载必读》。

售后服务政策

1. 如产品使用过程中出现硬件故障可根据售后服务政策进行维修；
2. 售后服务政策：参见官网“www.elfboard.com”首页->技术服务->售后服务政策。

送修地址

1. 地址：河北省保定市高开区向阳北大街 2699 号飞凌嵌入式技术有限公司新楼五层售后维修部
2. 联系人：售后维修部
3. 电话：0312-3102650-952、953
4. 邮编：071000
5. 邮寄须知：建议使用顺丰、圆通或韵达，且不接收任何到付。

技术支持范围

1. 本公司产品的软、硬件资源提供情况咨询；
2. 本公司产品的软、硬件手册使用过程中遇到的问题。

技术讨论范围

1. 源码的修改以及理解；
 2. 操作系统如何移植；
 3. 用户自行修改以及开发中遇到的软硬件问题；
- 注：以上三点虽不属于技术支持范围，但我公司会尽力为用户提供帮助，如仍然没能解决敬请谅解。

技术支持方式

1. 论坛：bbs.elfboard.com
2. QQ 群：474552704

技术支持时间

1. 周一至周五：上午 9:00—11:30；
下午 13:30—17:00；
2. 公司按照国家法定节假日安排休息，在此期间无法提供技术支持，请将问题发送至论坛 ELF 2 专区或 QQ 群，我们会在工作日尽快给您回复。